[发明专利]一种基于忆阻器的神经元电路

权利要求书

1.一种基于忆阻器的神经元电路，其特征在于，包括：n个突触电路，神经元激活函数电路和突触权重控制电路，每个突触电路具有一个输入端、一个反馈端和一个输出端，突触电路的输入端用于接收输入电压，突触电路的反馈端连接至所述突触权重控制电路的输出端；所述神经元激活函数电路具有n个输入端和一个输出端，分别与所述突触电路的输出端一一对应连接，所述神经元激活函数电路的输出端作为神经元电路的输出端，所述突触权重控制电路的输入端连接至所述神经元激活函数电路的输出端；

所述突触电路用于将输入信号和突触权重做乘积后输出，所述神经元激活函数电路用于将n个乘积信号相加后再根据激活函数的关系得到神经元输出；所述突触权重控制电路用于根据神经元的输出反馈产生控制信号，并调整所述突触权重；

n个突触电路的结构相同，每个所述突触电路包括：第一MOS管T₁、第二MOS管T₂、第三MOS管T₃、第四MOS管T₄、反相器M₁、电阻R₁、运算放大器A₁和忆阻器R_m1；

所述反相器M₁的输入端用于接收控制信号VC₁，所述第一MOS管T₁的控制端连接至所述反相器M₁的输出端，所述第一MOS管T₁的一端用于接收输入电压，所述第一MOS管T₁的另一端连接至所述忆阻器R_m1的正极；

所述第二MOS管T₂的一端连接至所述第一MOS管T₁的一端，所述第二MOS管T₂的另一端连接至所述忆阻器R_m1的负极，所述第二MOS管T₂的控制端连接至所述反相器M₁的输入端；

所述第三MOS管T₃的控制端连接至所述反相器M₁的输入端，所述第三MOS管T₃的一端连接至所述忆阻器R_m1的负极，所述第三MOS管T₃的另一端连接至所述运算放大器A₁的同相输入端；

所述第四MOS管T₄的一端连接至所述忆阻器R_m1的正极，所述第四MOS管T₄的另一端连接至所述运算放大器A₁的同相输入端，所述第四MOS管T₄的控制端连接至所述反相器M₁的输出端；

所述电阻R₁的一端连接至所述运算放大器A₁的同相输入端，所述电阻R₁的另一端接地；

所述运算放大器A₁的反相输入端连接至其输出端，所述运算放大器A₁的输出端作为所述突触电路的输出端。

2.如权利要求1所述的神经元电路，其特征在于，所述神经元激活函数电路包括：电阻R₇、电阻R₈、运算放大器A₄和电压求和电路；

所述电压求和电路具有n个输入端和一个输出端，所述电压求和电路的n个输入端分别作为所述神经元激活函数电路的n个输入端，所述电压求和电路的输出端连接至所述运算放大器A₄的同相输入端，所述电阻R₇和所述电阻R₈依次串联连接在地与所述运算放大器A₄的输出端之间，且所述电阻R₇和所述电阻R₈的串联连接端与所述运算放大器A₄的反相输入端连接，所述运算放大器A₄的输出端作为所述神经元激活函数电路的输出端。