[发明专利]用于高压器件的静电保护单元及其制作方法、电子装置

权利要求书

1.一种用于高压器件的静电保护单元，其特征在于，包括：

半导体衬底，所述半导体衬底具有第一导电类型；

在所述半导体衬底上形成有第一埋层，所述第一埋层具有第二导电类型；

在所述第一埋层上形成有第一外延层，所述第一外延层具有第二导电类型；

在所述第一外延层中形成有多个第一阱区，所述第一阱区具有第一导电类型；

在每个所述第一阱区中形成有P+掺杂区和N+掺杂区，所述P+掺杂区和N+掺杂区形成二极管元件，所述P+掺杂区用作所述二极管元件的阳极，所述N+掺杂区用作所述二极管元件的阴极；

多个所述二极管元件相互串联并且相邻的所述二极管元件反向相接，相互串联的所述二极管元件中的第一个所述二极管元件的阳极与电源电压连接，最后一个所述二极管元件的阴极与地电压连接。

2.根据权利要求1所述的静电保护单元，其特征在于，在每个所述第一阱区中，在所述P+掺杂区和所述N+掺杂区之间还形成有隔离结构，以隔离所述P+掺杂区和所述N+掺杂区。

3.根据权利要求2所述的静电保护单元，其特征在于，在每个所述第一阱区中形成有一个P+掺杂区，在所述P+掺杂区中形成有多个所述隔离结构和多个所述N+掺杂区，每个所述隔离结构包围一个所述N+掺杂区，以使所述N+掺杂区与所述P+掺杂区隔离。

4.根据权利要求2所述的静电保护单元，其特征在于，在每个所述第一阱区中形成一个N+掺杂区，在所述N+掺杂区中形成有多个所述隔离结构和多个P+掺杂区，每个所述隔离结构包围一个所述P+掺杂区，以使所述P+掺杂区与所述N+掺杂区隔离。

5.根据权利要求1所述的静电保护单元，其特征在于，在每个所述第一阱区中，所述P+掺杂区和所述N+掺杂区之间由所述第一阱区的部分区域隔开。

6.根据权利要求5所述的静电保护单元，其特征在于，所述P+掺杂区和所述N+掺杂区包括多个指状部，所述P+掺杂区的多个所述指状部和所述N+掺杂区的多个所述指状部交替布置。

7.根据权利要求5所述的静电保护单元，其特征在于，在所述第一阱区的表面上对应于所述P+掺杂区和所述N+掺杂区之间区域的位置处形成有多晶硅层。

8.根据权利要求7所述的静电保护单元，其特征在于，所述多晶硅层通过金属线浮接。

9.根据权利要求1所述的静电保护单元，其特征在于，还包括位于所述多个二极管元件周围的保护环，所述保护环包括：

在所述半导体衬底上环绕所述第一埋层设置的第二埋层，所述第二埋层具有第一导电类型；

在所述第二埋层上形成的环绕所述第一外延层的第二外延层，所述第二外延层具有第一导电类型；

在所述第二外延层中形成的环绕多个所述第一阱区设置的第二阱区，所述第二阱区具有第一导电类型；

在所述第二阱区中形成的环绕多个所述第一阱区设置的P+掺杂区。

10.根据权利要求9所述的静电保护单元，其特征在于，所述保护环的P+掺杂区与地电压连接。

11.根据权利要求1-10中的任意一项所述的静电保护单元，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型。