[发明专利]一种直方图统计电路及多媒体处理系统

权利要求书

1.一种直方图统计电路，其特征在于，所述直方图统计电路耦合至存储器，所述存储器中存储有多媒体数据，所述直方图统计电路包括：计数器缓存，控制器，解析电路，匹配译码电路，以及计数值更新电路，其中，所述控制器分别与所述计数器缓存，所述解析电路以及所述匹配译码电路相耦合，所述计数值更新电路耦合在所述计数器缓存以及所述匹配译码电路之间；

所述计数器缓存，用于缓存Y组计数器，其中每组计数器包括至少一个计数器且每个计数器对应一个当前计数值，Y为大于1的正整数；

所述控制器，用于控制所述存储器对所述多媒体数据中的像素进行分组，得到M组分组数据；

所述解析电路，用于执行如下步骤：从所述M组分组数据中获取第i分组数据，并对所述第i分组数据的像素值分别进行解析，以确定，在所述计数器缓存中存储的所述Y组计数器中，与所述第i分组数据相匹配的X组计数器，X为正整数且1≤X≤Y，所述解析电路重复执行上述步骤直到i＝M为止，其中，i为起始值为1的自然数且每次迭代过程中增加1；

所述控制器，还用于根据所述解析电路确定的所述X组计数器，控制所述匹配译码电路在X个时钟周期内，将所述第i分组数据分别与所述X组计数器进行匹配；

所述匹配译码电路，用于执行如下步骤：在第j时钟周期，将所述第i分组数据中的各个像素与所述X组计数器中的第j组计数器进行匹配，并根据匹配结果，指示所述计数值更新电路对所述第j组计数器进行计数值更新，所述匹配译码电路重复执行上述步骤，直到j＝X为止，其中，j为起始值为1的自然数且每次重复过程中增加1；

所述计数值更新电路，用于在所述第j时钟周期，从所述计数器缓存中读取所述第j组计数器的当前计数值，并根据所述匹配译码电路指示的所述匹配结果，对所述第j组计数器的当前计数值进行更新，得到所述第j组计数器的更新计数值，并将所述第j组计数器的更新计数值回写到所述计数器缓存的所述第j组计数器中。

2.如权利要求1所述的直方图统计电路，其特征在于，所述控制器用于：控制所述存储器按照行或列或矩阵的方式对所述多媒体数据进行分组，得到所述M组分组数据。

3.如权利要求1或2任一所述的直方图统计电路，其特征在于，所述解析电路用于：对所述第i分组数据的各个像素的值进行解析，确定所述第i分组数据的各个像素所处的第一取值范围，并根据所述第一取值范围确定与所述第i分组数据相匹配的X组计数器。

4.如权利要求3所述的直方图统计电路，其特征在于，所述解析电路用于：对所述第i分组数据的各个像素的值进行解析，以获取所述第i分组数据中的最大像素值以及最小像素值，并根据所述最大像素值以及所述最小像素值，确定所述第i分组数据的第一取值范围。

5.如权利要求3所述的直方图统计电路，其特征在于，所述解析电路用于：当Y＝2^K时，根据所述第i分组数据中的各个像素的高K位比特，确定与所述第i分组数据相匹配的所述X组计数器，K为正整数且1≤K≤8。

6.如权利要求1所述的直方图统计电路，其特征在于，所述解析电路还用于：生成指示信息，并将所述指示信息发送给所述控制器，以指示所述X组计数器。

7.如权利要求1所述的直方图统计电路，其特征在于，所述匹配译码电路用于：在所述第j时钟周期，将所述第i分组数据中的各个像素与所述第j组计数器进行匹配；

若所述第i分组数据中的任一像素，与所述第j组计数器中的第一计数器相匹配，则指示所述计数值更新电路更新所述第一计数器的当前计数值。

8.如权利要求7所述的直方图统计电路，其特征在于，所述匹配译码电路还用于：若所述第i分组数据中的各个像素，与所述第j组计数器中的任一计数器均不匹配，则指示所述计数值更新电路维持所述第j组计数器的当前计数值不变。