[发明专利]MOS电容及其形成方法

说明书

本发明提供一种MOS电容及其形成方法，其中，MOS电容包括：衬底，所述衬底包括相互邻接的器件区和保护区；位于所述器件区衬底上的栅极结构；位于所述栅极结构两侧器件区衬底中的源漏掺杂区；位于所述保护区衬底上的伪栅极结构；连接所述源漏掺杂区与所述伪栅极结构的导电结构。所述MOS电容包括连接所述伪栅极结构与所述源漏掺杂区的导电结构，则所述伪栅极结构上的电位为稳定电位了，当外界环境变化时，伪栅极结构上的电位不容易发生变化，伪栅极结构与衬底之间的电压不容易发生变化，从而不容易影响栅极结构与衬底之间的电容，进而能够保证MOS电容的电容值的精度，改善MOS电容性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种MOS电容及其形成方法。

背景技术

随着移动通讯技术的发展，射频(RF)电路的研究引起了广泛的重视。采用标准CMOS工艺实现压控振荡器(VCO)，是实现射频CMOS集成收发机的关键。过往的压控振荡器电路大多采用反向偏压的变容二极管作为压控器件，然而在用实际工艺实现电路时，会发现变容二极管的品质因数通常都很小，这将影响到电路的性能。于是，人们便尝试采用其它可以用CMOS工艺实现的器件来代替一般的变容二极管，MOS电容便应运而生了。

将MOS晶体管的漏和源短接，并将源和漏与衬底短接便可成为一个简单的MOS电容，其电容值随栅极与衬底之间的电压变化而变化。在PMOS电容中，反型载流子沟道在栅极与衬底之间的电压大于阈值电压尽对值时建立，当栅极与衬底之间的电压远远大于阈值电压尽对值时，PMOS电容工作在强反型区域。另一方面，在栅极电压大于衬底电压时，PMOS电容工作在积累区，此时栅氧化层与半导体之间的界面电压为正且能使电子自由移动。

为了减小外界环境变化对MOS电容的影响，往往在MOS电容两侧形成伪栅极结构，实现MOS电容与外界环境之间的隔离。

然而，现有的MOS电容仍然容易受到外界环境的影响，使MOS电容的性能较差。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，能够改善MOS电容的性能。

为解决上述问题，本发明提供一种MOS电容，包括：衬底，所述衬底包括相互邻接的器件区和保护区；位于所述器件区衬底上的栅极结构；位于所述栅极结构两侧器件区衬底中的源漏掺杂区；位于所述保护区衬底上的伪栅极结构；连接所述源漏掺杂区与所述伪栅极结构的导电结构。

可选的，还包括位于所述器件区衬底中的阱区，所述栅极结构位于所述阱区上；所述阱区中具有阱离子，所述源漏掺杂区中具有掺杂离子，所述掺杂离子与所述阱离子的导电类型相同或不相同。

可选的，所述阱离子和掺杂离子为磷离子、砷离子、硼离子或BF2-离子。

可选的，所述栅极结构两侧的源漏区相互电连接。

可选的，所述导电结构包括：连接所述源漏掺杂区的源漏插塞，连接所述伪栅极结构的伪栅极插塞，连接所述伪栅极结构与所述源漏插塞的连接线。

可选的，所述连接线的材料为铝或铜铝合金。

可选的，所述伪栅极插塞的材料为铜或铝。

可选的，分别连接所述栅极结构两侧的源漏掺杂区的源漏插塞通过所述连接线电连接。

可选的，还包括：连接所述栅极结构的栅极插塞。

相应的，本发明还提供一种MOS电容的形成方法，包括：提供衬底，所述衬底包括相互邻接的器件区和保护区；在所述器件区衬底上形成栅极结构；在所述保护区衬底上形成伪栅极结构；在所述栅极结构两侧的器件区衬底中形成源漏掺杂区；形成连接所述源漏掺杂区与所述伪栅极结构的导电结构。