[发明专利]扫描驱动电路及显示装置

说明书

本发明公开了一种扫描驱动电路，包括级连的N个GOA单元，第N级GOA单元包括：上拉模块、控制上拉模块打开时间的上拉驱动模块、下拉维持模块及下拉模块；上拉模块分别与节点(Q(N))和第N级栅极信号输出端(G(N))连接；上拉驱动模块与第N级栅极信号输出端(G(N))连接；下拉维持模块用于分别接收第一直流电压(VSS1)和第二直流电压(VSS2)；下拉模块连接第N级栅极信号输出端(G(N))且用于接收第一直流电压(VSS1)；下拉维持模块由镜像连接的第一下拉维持电路与第二下拉维持电路交替工作构成，用于将第N级栅极信号输出端(G(N))和节点(Q(N))保持在负电位。本发明的扫描驱动电路具有高可靠性。

技术领域

本发明涉及用于显示装置的扫描驱动电路，尤其涉及到一种具有高可靠性的扫描驱动电路及具有该扫描驱动电路的显示装置。

背景技术

GOA技术即Gate Driver on Array(阵列基板栅极驱动)是直接将栅极驱动电路(Gate Driver IC)制作在阵列基板上，实现对栅极线的逐行扫描的驱动方式的一项技术。

现有的GOA电路，通常包括级联的多个GOA单元，每一级GOA单元对应驱动一条扫描线(或称栅极线)。GOA单元的主要结构包括上拉模块(Pull-up part)、上拉驱动模块(Pull-up control part)、下传模块(Transfer part)、下拉模块(Key Pull-down part)和下拉维持模块(Pull-down Holding part)。上拉模块主要负责将时钟信号(Clock)输出为栅极信号；上拉驱动模块负责控制上拉模块的打开时间，一般连接前级GOA电路传递过来的下传信号或者栅极信号；下拉模块负责在第一时间将栅极信号拉低为低电位；下拉维持模块则负责将栅极信号和上拉电路的栅极信号(通常称为Q点)维持(Holding)在关闭状态(即负电位)，通常有两个下拉维持模块交替作用。

在现有技术的GOA电路中，下拉维持模块的稳压电路中的各个晶体管受到的压力最大，经过长时间的高温高湿操作后，各晶体管的阈值电压Vth漂移严重，会导致输出到扫描线(或称栅极线)的栅极信号出现异常，从而画面显示出现异常。

发明内容

为了解决上述现有的技术问题，本发明的目的在于提供一种扫描驱动电路，包括级连的N个GOA单元，第N级GOA单元包括：将时钟信号输出为栅极信号的上拉模块、控制所述上拉模块打开时间的上拉驱动模块、下拉维持模块及下拉模块；所述上拉模块分别与节点和第N级栅极信号输出端连接；所述上拉驱动模块与节点连接；所述下拉维持模块用于分别接收第一直流电压和第二直流电压；所述下拉模块连接第N级栅极信号输出端且用于接收第一直流电压；所述下拉维持模块由镜像连接的第一下拉维持电路与第二下拉维持电路构成，所述第一下拉维持电路与所述第二下拉维持电路交替工作，以将第N级栅极信号输出端和节点保持在负电位。

进一步地，所述第一下拉维持电路包括：第一稳压电路模块、漏极与第一稳压电路模块连接的第一晶体管和第五二晶体管、第三晶体管；第五二晶体管的源极连接第三晶体管漏极和栅极，第三晶体管的源极用于接收第一直流电压，第一晶体管的源极用于接收第二直流电压，第一晶体管的栅极用于接收控制电压，第一晶体管的漏极和第五二晶体管的漏极连接在一起并用于接收第一低频时钟信号；所述第二下拉维持电路包括：第二稳压电路模块、漏极与第二稳压电路模块连接的第二晶体管和第六二晶体管、第四晶体管；第六二晶体管的源极连接第四晶体管漏极和栅极，第四晶体管的源极用于接收第一直流电压，第二晶体管的源极用于接收第二直流电压，第二晶体管的栅极用于接收控制电压，第二晶体管的漏极和第六二晶体管的漏极连接在一起并用于接收第二低频时钟信号；所述第一稳压电路模块及所述第二稳压电路模块均连接到第N级栅极信号输出端，所述第一直流电压大于所述第二直流电压。