[实用新型]移位寄存器单元、栅极驱动电路和显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，包括：

栅极驱动信号输出端；

上拉控制单元，分别与所述栅极驱动信号输出端和上拉节点连接，用于在 每一显示周期的输入阶段和输出阶段控制上拉所述上拉节点的电位，在每一显 示周期的输出阶段控制所述栅极驱动信号输出端输出高电平；

下拉单元，分别与下拉节点和所述栅极驱动信号输出端连接，用于在每一 显示周期的下拉保持阶段在所述下拉节点的控制下控制所述栅极驱动信号输 出端输出低电平；

下拉节点控制单元，分别与第一时钟信号输入端、上拉节点、下拉节点、 下拉控制节点和低电平输入端连接，用于在每一显示周期的输入阶段和输出阶 段在所述上拉节点的控制下控制所述下拉节点与所述低电平输入端连接，在每 一显示周期的下拉保持阶段在所述下拉控制节点的控制下控制所述下拉节点 与所述第一时钟信号输入端连接；以及，

下拉控制节点控制单元，分别与所述第一时钟信号输入端、第二时钟信号 输入端和所述低电平输入端连接，用于在每一显示周期的下拉保持阶段当第一 时钟信号为高电平时控制所述下拉控制节点与所述第一时钟信号输入端连接， 在每一显示周期的下拉保持阶段当第二时钟信号为高电平时控制所述下拉控 制节点与所述低电平输入端连接；

在每一显示周期的下拉保持阶段，所述第一时钟信号和所述第二时钟信号 反相。

2.如权利要求1所述的移位寄存器单元，其特征在于，所述下拉控制节 点控制单元包括：

第一下拉控制节点控制模块，分别与所述下拉控制节点、所述第二时钟信 号输入端和所述低电平输入端连接，用于在每一显示周期的下拉保持阶段当第 二时钟信号为高电平时控制所述下拉控制节点与所述低电平输入端连接；以 及，

第二下拉控制节点控制模块，分别与所述第一时钟信号输入端和所述下拉 控制节点连接，用于在每一显示周期的下拉保持阶段当第一时钟信号为高电平 时控制所述下拉控制节点与所述第一时钟信号输入端连接。

3.如权利要求2所述的移位寄存器单元，其特征在于，所述第一下拉控 制节点控制模块包括：第一下拉控制节点控制晶体管，栅极与所述第二时钟信 号输入端连接，第一极与所述下拉控制节点连接，第二极与所述低电平输入端 连接。

4.如权利要求3所述的移位寄存器单元，其特征在于，所述第二下拉控 制节点控制模块包括：第二下拉控制节点控制晶体管，栅极和第一极都与所述 第一时钟信号输入端连接，第二极与所述下拉控制节点连接。

5.如权利要求2至4中任一权利要求所述的移位寄存器单元，其特征在 于，所述下拉控制节点控制单元还包括：第三下拉控制节点控制模块，分别与 所述下拉控制节点、所述上拉节点和所述低电平输入端连接，用于在每一显示 周期的输入阶段和输出阶段在所述上拉节点的控制下控制所述下拉控制节点 与所述低电平输入端连接。

6.如权利要求5所述的移位寄存器单元，其特征在于，所述第三下拉控 制节点控制模块包括：第三下拉控制节点控制晶体管，栅极与所述上拉节点连 接，第一极与所述下拉控制节点连接，第二极与所述低电平输入端连接。

7.如权利要求1至4中任一权利要求所述的移位寄存器单元，其特征在 于，所述下拉节点控制单元包括：

第一下拉节点控制晶体管，栅极与所述上拉节点连接，第一极与所述下拉 节点连接，第二极与所述低电平输入端连接；以及，

第二下拉节点控制晶体管，栅极与所述下拉控制节点连接，第一极与所述 第一时钟信号输入端连接，第二极与所述下拉节点连接；

所述下拉单元包括：下拉晶体管，栅极与所述下拉节点连接，第一极与所 述栅极驱动信号输出端连接，第二极与所述低电平输入端连接。