[实用新型]一种实现自身加载和更新可执行文件的FPGA系统

说明书

技术领域

本实用新型涉及信息通信技术领域，具体是指一种实现自身加载和更新可执行文 件的FPGA系统。

背景技术

FPGA采用了逻辑单元阵列LCA(LogicCellArray)这样一个概念，内部包括可配 置逻辑模块CLB(ConfigurableLogicBlock)、输出输入模块IOB(InputOutputBlock)和 内部连线(Interconnect)三个部分。现场可编程门阵列(FPGA)是可编程器件，与传统逻辑 电路和门阵列(如PAL，GAL及CPLD器件)相比，FPGA具有不同的结构。FPGA利用小型查找表 (16×1RAM)来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其 他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本 逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向 内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻 辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能， FPGA允许无限次的编程。

FPGA使用非常广泛，本身可执行文件加载是一个重要的功能，解决远程加载是提 高效率的一个重要手段。目前，解决远程加载FPGA的方法主要有两个，一个是通过外挂一个 CPU，通过io总线或者CPLD把可执行文件烧录到FPGA中，这样就存在需要额外的cpu资源，设 备掉电后需要从新加载，既浪费，也不易使用；另一个是通过JTSA进行FPGA的加载，但是每 次使用JTSA加载FPGA，需要每次到设备的现场去加载，并且要拆卸设备等，非常不方便。

实用新型内容

本实用新型的目的在于提供一种可通过FPGA自身实现加载和更新可执行文件，无 需依赖额外CPU即可实现远程加载FPGA的实现自身加载和更新可执行文件的FPGA系统。

本实用新型通过下述技术方案实现：一种实现自身加载和更新可执行文件的FPGA 系统，包括依次通过串行总线连接的FPGA、选择器、串行闪存，所述FPGA还通过TCP链接与负 责存储FPGA可执行文件的PC机相连。

系统由FPGA和串行闪存，选择器3个部分组成。PC机负责存储FPGA可执行文件。

FPGA实现的功能：模拟出软核处理器，带有网口，串口，串行等外围设备功能；提供 串行控制器部分；从串行闪存自动加载可执行文件。

串行闪存实现的功能：存储FPGA可执行文件；提供串行总线从设备部分。

选择器实现的功能：在同一时刻仲裁出一个串行总线主设备，来访问串行闪存。

为更好的实现本实用新型，进一步地，所述FPGA内包括处理器，所述处理器主要由 通过内部总线相连的定时器、串口、通用管脚、以太网、内存管理单元、动态内存分配、计算 单元以及高速缓存构成，处理器通过串行总线与选择器相连，还通过TCP链接与负责存储 FPGA可执行文件的PC机相连。

串口是一种异步收发传输器，是电脑硬件的一部分。将资料由串行通信与并行通 信间作传输转换，作为并行输入成为串行输出的芯片，通常集成于其他通讯接口的连结上。

通用管脚又被称为总线扩展器，利用工业标准I2C、SMBus或串行接口简化了I/O口 的扩展。当微控制器或芯片组没有足够的I/O端口，或当系统需要采用远端串行通信或控制 时，通用管脚产品能够提供额外的控制和监视功能。

以太网是指的由Xerox公司创建并由Xerox、Intel和DEC公司联合开发的基带局域 网规范，是当今现有局域网采用的最通用的通信协议标准。以太网络使用CSMA/CD（载波监 听多路访问及冲突检测）技术，并以10M/S的速率运行在多种类型的电缆上。

内存管理单元是中央处理器（CPU）中用来管理虚拟存储器、物理存储器的控制线 路，同时也负责虚拟地址映射为物理地址，以及提供硬件机制的内存访问授权，多用户多进 程操作系统。

动态内存分配是数字信号处理器（DSP）中用于快速数据交换的重要技术，它具有 独立于CPU的后台批量数据传输能力，能够满足实时图像处理中高速数据传输要求。

计算单元即算术逻辑部件运算器。

高速缓存即快速缓冲贮存区。