[实用新型]抑制暗计数的单光子计数电路

权利要求书

1.抑制暗计数的单光子计数电路，包括第一MOS管MN1、第二MOS管MN2、 第三MOS管MN3、第四MOS管MN4、第五MOS管MP1、电容C1、A/D转换器、 处理器和计数器，其特征在于：所述第五MOS管MP1和第一MOS管MN1的栅 极均连接信号输入端IN，第五MOS管MP1的漏极连接电源电压VDD；所述第 一MOS管MN1的漏极与第五MOS管MP1的源极及第二MOS管的栅极相连；第 一MOS管MN1的源极接地，第一MOS管MN1和第五MOS管MP1构成CMOS反相 器；所述电容C1的一端接电源电压VDD，另一端接第三MOS管MN3的漏极， 第三MOS管MN3的源极接第二MOS管的漏极，第二MOS管MN2的源极接地； 所述第三MOS管MN3的栅极接信号CLK；第四MOS管MN4的漏极和源极分别接 在电容C2的两端，第四MOS管MN4的栅极接复位信号RESET；第二MOS管MN2 的漏极作为输出端口OUT1，输出端口OUT1连接到A/D转换器；所述A/D转换 器的输出端OUT2连接处理器U；所述处理器的输出端OUT3连接计数器Q。