[实用新型]一种检测最终时钟输出的延迟锁相环和占空比矫正电路有效
| 申请号： | 201620143400.2 | 申请日： | 2016-02-26 |
| 公开（公告）号： | CN205490485U | 公开（公告）日： | 2016-08-17 |
| 发明（设计）人： | 郭晓锋 | 申请（专利权）人： | 西安紫光国芯半导体有限公司 |
| 主分类号： | H03L7/08 | 分类号： | H03L7/08;H03L7/085 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 陆万寿 |
| 地址： | 710075 陕西省西安*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 检测 最终 时钟 输出 延迟 锁相环 矫正 电路 | ||
【权利要求书】：
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安紫光国芯半导体有限公司，未经西安紫光国芯半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201620143400.2/1.html，转载请声明来源钻瓜专利网。
