[实用新型]一种FFT处理器

权利要求书

1.一种FFT处理器，包括输入模块、运算模块以及输出模块，所述运算模块包括基2蝶式运算单元，其特征在于，所述基2蝶式运算单元至少包括一个用于统一浮点输入数据指数的指数对齐电路,用于执行定点数据运算的运算单元以及用于执行指数规格化处理的规格化电路；

所述指数对齐电路将指数对齐后的浮点输入数据的统一的指数部分传输至所述规格化电路；所述运算单元接收指数对齐后的浮点输入数据的基数部分并执行对应的FFT运算；

所述规格化电路根据所述指数部分，对所述运算单元的运算结果执行指数规格化处理以生成浮点输出数据；

所述运算单元包括一个或多个定点加法器、定点乘法器和/或定点减法器；

所述运算模块包括：输入级运算模块和若干递归运算模块；

所述递归运算模块至少包括延时单元、用于替换转接器的缓存单元以及所述基2蝶式运算单元；

所述缓存单元在预定的时钟周期内，根据对应的控制信号，输入第一输入信号或第二输入信号至所述基2蝶式运算单元中；所述第一输入信号为原始输入信号，所述第二输入信号为原始输入信号经过第一阶段的基2蝶式运算的运算结果；

所述运算模块包括：第一输入级运算模块；

所述第一输入级运算模块包括至少一个延时单元、用于保存参与第一级基2蝶式运算的旋转因子的旋转因子保存单元以及所述基2蝶式运算单元；

所述第一输入级运算模块接收输入模块的输入信号，执行FFT运算的第一级基2蝶式运算；

所述运算模块还包括：第二输入级运算模块；

所述第二输入级运算模块至少包括一个延时转换器和数据选择器；所述第二输入级运算模块通过所述数据选择器，在预定的时钟周期，控制所述基2蝶式运算单元执行第一级基2蝶式运算或第二级基2蝶式运算；

所述第一输入级运算模块的输入信号包括2路并行输入的基2运算数据DataA和DataBase、数据使能信号Ena和帧同步信号Sync；该第一输入级运算模块的输出信号包括：2路并行输出的基2运算结果DataA和DataBase、输出结果使能信号Ena和输出帧同步信号Sync；

所述基2蝶式运算单元用于基2蝶形运算，其输入信号包括并行输入运算数据DataA和DataBase、帧同步信号Sync、数据使能信号Ena和用于基2蝶形运算的旋转因子；

延时单元将输入Sync和Ena信号延时输出，保证输出信号Sync和Ena与基2蝶式运算单元的输出结果DataA和DataB配合使用；

所述第二输入级运算模块，还包含了一个由延时转接器和数据选择器构成的反馈环路。

2.根据权利要求1所述的FFT处理器，其特征在于，所述缓存单元包括：数据选择器、输入控制电路、输出控制电路以及至少两个双接口RAM；

所述数据选择器根据预定的切换控制信号，输入对应的输入信号至所述输入控制电路；所述输入控制电路将数据缓存在所述双接口RAM中，并由所述输出控制电路调用存储在所述双接口RAM中的缓存数据。

3.根据权利要求2所述的FFT处理器，其特征在于，所述输入控制电路包括至少一个第一计数器；

所述输入控制电路接收缓存数据并通过所述第一计数器，令递归运算模块执行对应的第一级蝶式运算或第二级蝶式运算。

4.根据权利要求2所述的FFT处理器，其特征在于，所述输出控制电路至少包括一个第二计数器；所述第二计数器根据输入信号，输出控制所述递归运算模块执行对应的蝶式运算的浮点信号。

5.根据权利要求1所述的FFT处理器，其特征在于，所述输入模块为串并转换模块；所述串并转换模块包括两个延时器；

至少一个所述延时器用于并行输出FFT运算的时域输入数据以及与所述时域输入数据延迟对应个采样点的延时信号。

6.根据权利要求1所述的FFT处理器，其特征在于，通过如下算式计算判断值：

；其中，L为判断值，N为FFT运算的采样点数量，为向上取整函数；

在判断值为奇数时，通过第一输入级运算模块执行输入级运算；

在判断值为偶数时，通过第二输入级运算模块执行输入级运算。

7.根据权利要求6所述的FFT处理器，其特征在于，根据如下算式计算所述递归运算模块的数量：

在判断值为奇数时，；其中，L为判断值，S为递归运算模块的数量；

在判断值为偶数时，；其中，L为判断值，S为递归运算模块的数量。