[实用新型]一种自适应带宽全集成小数分频锁相环

权利要求书

1.一种自适应带宽全集成小数分频锁相环，其特征在于，包括接收参考信号Fref和分频信号的鉴频鉴相器PFD，分别接收鉴频鉴相器PFD的控制信号且并联的第一电荷泵CP1和第二电荷泵CP2，与第一电荷泵CP1和第二电荷泵CP2均连接的环路滤波器LPF，接收环路滤波器LPF输出信号并提供信号输出Vout的LC压控振荡器VCO，从LC压控振荡器VCO的输出端采集信号的前置分频器Prescaler，接收前置分频器Prescaler的输出信号并反馈前置分频器且同时为鉴频鉴相器PFD提供分频信号的可编程分频器PSCounter，与可编程分频器PSCounter连接的∑-Δ调制器，以及与LC压控振荡器VCO连接的自动频率校准电路；

所述环路滤波器LPF包括电阻R10、R20，以及电容C10、C20和C30，其中，第一电荷泵CP1的输出端连接电阻R10、R20和电容C20，第二电荷泵CP2的输出端连接电阻R10另一端和电容C10，电阻R20另一端连接电容C30并连接LC压控振荡器VCO输入端，电容C10、C20和C30的另一端接地，其中，电容C10值远大于电容C20值。

2.根据权利要求1所述的一种自适应带宽全集成小数分频锁相环，其特征在于，所述LC压控振荡器VCO包括晶体管M1、M2、M3、M4，电阻R1、R2、R3，电容C1、C2，可变电容Cvar1、Cvar2，差分电感L1，以及共用偏置电压vb和输入控制信号BIT<N:1>且分别连接输出端口outp和outn的可变电容阵列和频率粗调电容阵列，其中，控制信号BIT<N:1>来自自动频率校准电路；其中，晶体管M1和M2的源极均通过电阻R1接入电源vdd，晶体管M1和M2的栅极和漏极相互连接形成PMOS互耦对管提供负阻；晶体管M3和M4的源极均接地，其栅极和漏极相互连接形成NMOS互耦对管提供负阻；晶体管M1和M3的漏极均连接输出端口outp，晶体管M2和M4的漏极均连接输出端口outn，差分电感L1两端分别连接输出端口outp和outn；所述电阻R2和R3一端均接入偏置电压vb，电阻R2另一端连接电容C1和可变电容Cvar1，电阻R3另一端连接电容C2和可变电容Cvar2，电容C1另一端连接输出端口outp，电容C2 另一端连接输出端口outn；可变电容Cvar1和Cvar2另一端共同接入输入控制电压vtune。

3.根据权利要求2所述的一种自适应带宽全集成小数分频锁相环，其特征在于，所述频率粗调电容阵列包括晶体管M5n、电阻R4n和R5n、电容C3n和C4n、以及反相器INV1n，其中，尾数n与控制信号BIT<N:1>中的N匹配；所述反相器INV1n输入端和晶体管M5n栅极均接入控制信号BIT<N:1>，反相器INV1n输出端分别连接电阻R4n和R5n；电阻R4n另一端连接电容C3n和晶体管M5n源极，电阻R5n另一端连接电容C4n和晶体管M5n漏极，电容C3n另一端连接输出端口outp，电容C4n另一端连接输出端口outn。

4.根据权利要求2所述的一种自适应带宽全集成小数分频锁相环，其特征在于，所述可变电容阵列包括电阻R6n和R7n、电容C5n和C6n、可变电容Cvar3n和Cvar4n、反相器INV2n、第一传输门TG1和第二传输门TG2，其中，尾数n与控制信号BIT<N:1>中的N匹配；所述电阻R6n和R7n一端均接入偏置电压vb，电阻R6n另一端连接电容C5n和可变电容Cvar3n，电阻R7n另一端连接电容C6n和可变电容Cvar4n，电容C5n另一端连接输出端口outp，电容C6n另一端连接输出端口outn；反相器INV2n、第一传输门TG1和第二传输门TG2构成二选一通路，反相器INV2n的输入端和输出端均分别连接第一传输门TG1和第二传输门TG2，且反相器INV2n输入端接入控制信号BIT<N:1>，第一传输门TG1接入输入控制电压vtune，第二传输门TG2接入电源vdd，第一传输门TG1和第二传输门TG2还同时连接可变电容Cvar3n和Cvar4n的共同端。