[实用新型]一种充电指示电路有效
申请号: | 201621064508.9 | 申请日: | 2016-09-20 |
公开(公告)号: | CN206211565U | 公开(公告)日: | 2017-05-31 |
发明(设计)人: | 黄子恺;李高 | 申请(专利权)人: | 硕诺科技(深圳)有限公司 |
主分类号: | H02J7/00 | 分类号: | H02J7/00 |
代理公司: | 深圳市康弘知识产权代理有限公司44247 | 代理人: | 胡朝阳,尹彦 |
地址: | 518000 广东省*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 充电 指示 电路 | ||
技术领域
本实用新型涉及手机、平板电脑等消费类电子产品的充电技术,尤其涉及一种充电指示电路。
背景技术
随着科技水平的提高,消费类电子产品的种类及功能越来越多样化,人们通常都会随身携带,以满足通讯或消遣娱乐的需要,这就使得电子产品内必须设有可支持其运作的充电电池及相应的充电指示电路。
市面上电池供电的消费类电子产品充电时都会用一颗指示灯指示当前的充电状态,指示灯由CPU控制,当电池电量低于CPU的启动电压(一般为3.4V)时CPU不能工作,导致指示灯也不能工作,此时即使电子产品的充电端口内插入充电器,指示灯也不会点亮,消费者无法知晓电池是否在正常充电,大大影响电子产品的使用体验。
实用新型内容
为解决上述技术问题,本实用新型提出一种充电指示电路,该充电指示电路通过CPU和充电芯片切换控制指示灯,以保证即使电池电量过低时插入充电器充电,指示灯也能正常工作。
本实用新型采用的技术方案是,设计一种充电指示电路,包括:发光二极管、与发光二极管连接的CPU、与发光二极管连接的充电芯片、连接在充电芯片和CPU之间的导通切换电路。发光二极管的阳极连接至电池的正极、阴极连接至CPU的控制端口。充电芯片的电压输入脚连接至电子产品的充电插口。
导通切换电路包括:第一N沟道增强型MOS管、第二N沟道增强型MOS管、第一电阻和第二电阻。第一N沟道增强型MOS管的漏极连接至发光二极管的阴极,第一N沟道增强型MOS管的源极连接至充电芯片的控制脚,第一N沟道增强型MOS管的栅极串联第一电阻连接至电池的正极。第二N沟道增强型MOS管的漏极连接至第一N沟道增强型MOS管的栅极,第二N沟道增强型MOS管的源极接地,第二N沟道增强型MOS管的栅极连接至CPU的通用I/O端口,第二电阻的一端接地、另一端连接至第二N沟道增强型MOS管的栅极。
其中,充电芯片的电压输入脚检测到充电电压时,充电芯片的控制脚输出低电平。电池电压低于所述CPU启动电压时,第一N沟道增强型MOS管导通、第二N沟道增强型MOS管截止。电池电压高于CPU启动电压时,CPU的通用I/O端口输出高电平,第二N沟道增强型MOS管导通、第一N沟道增强型MOS管截止。
发光二极管的最小导通电压不大于电池的放电截止电压。
在一实施例中,电池的放电截止电压为2.4V,发光二极管的最小导通电压为2.4V。第一N沟道增强型MOS管和第二N沟道增强型MOS管的最小导通电压为0.5V。电池电压高于CPU启动电压时,CPU的通用I/O端口输出1.8V高电平。充电芯片采用的芯片型号为FAN54015。
与现有技术相比,本实用新型在现有技术CPU控制指示灯指示充电状态的基础上,根据电子产品内的充电芯片充电时就能工作的原理,在电池低电压时利用充电芯片控制指示灯,当电池的电压等于或高于CPU启动电压时,利用CPU控制指示灯,使得电池不论在低电压或高电压充电时,指示灯均能保持正常指示状态,电路结构非常简单且指示效果好。
附图说明
下面结合实施例和附图对本实用新型进行详细说明,其中:
图1是本实用新型的电路连接示意图;
图2是本实用新型中CPU未开启时的电流流向示意图;
图3是本实用新型中CPU开启时的电流流向示意图。
具体实施方式
如图1所示,本实用新型提出的充电指示电路,包括:发光二极管D1、CPU、充电芯片U1和导电切换电路,发光二极管D1的阳极连接至电池的正极VBAT、阴极连接至CPU的控制端口ISINK1,充电芯片U1的电压输入脚VBUS连接至电子产品的充电插口。导电切换电路连接在发光二极管D1、CPU及充电芯片U1之间。
如图1所示,导通切换电路包括:第一N沟道增强型MOS管Q1、第二N沟道增强型MOS管Q2、第一电阻R1和第二电阻R2。为了方便描述,第一N沟道增强型MOS管简称第一NMOS管、第二N沟道增强型MOS管简称第二NMOS管。
第一NMOS管Q1的漏极连接至发光二极管D1的阴极,第一NMOS管Q1的源极连接至充电芯片U1的控制脚STAT,第一NMOS管Q1的栅极串联第一电阻R1连接至电池的正极VBAT。第二NMOS管Q2的漏极连接至第一NMOS管Q1的栅极,第二NMOS管Q2的源极接地,第二NMOS管Q2的栅极连接至CPU的通用I/O端口GPIO_3,第二电阻R3的一端接地、另一端连接至第二NMOS管Q2的栅极。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于硕诺科技(深圳)有限公司,未经硕诺科技(深圳)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201621064508.9/2.html,转载请声明来源钻瓜专利网。