[实用新型]读取电路及非易失性存储器器件

说明书

技术领域

本实用新型涉及用于读取非易失性存储器器件的存储器单元的电路以及非易失性存储器器件，该非易失性存储器器件例如为浮栅闪存式的。如将在以下更加详细描述的，读取电路和方法并不设想参考电路元件或结构的使用以读取存储在存储器单元中的数据。

背景技术

以已知的方式，并且如在图1中示意性图示的，由1标记的例如为闪存类型的非易失性存储器器件通常包括由多个存储器单元3制成的存储器阵列2，该多个存储器单元3成行(通常由字线WL定义)以及成列(通常由位线BL定义)而被布置。

每个存储器单元3由例如通过闪存存储器中的浮栅晶体管形成的储存元件构成，其中栅极端子被设计为耦接到相应的字线WL，第一导电端子被设计为耦接到相应的位线BL，并且第二导电端子被连接到参考电势(例如接地GND)。特别地，相同字线WL的存储器单元3的栅极端子被连接在一起。

读取电路4(图1中示意性地表示)使能基于在输入处接收到的寻址信号(以已知方式生成并且通常由AS标记)选择存储器单元3，特别是选择每次被寻址所对应的字线WL和位线BL，这使得在存储的数据的读取的操作期间，其偏压处于适当电压和电流值。

读取电路4特别提供了读取路径，其被设计为在每次被选择时创建在存储器阵列2的位线BL之间的导电路径以及差分型的、被设计为将在寻址的(即激活的)存储器单元3(其接收在相应的栅极端子上的适当偏压)中流通的电流与参考电流进行比较的感应放大器级，以便于确定存储的数据的值并且因此生成指示所存储的数据的数字读取信号。

已知类型的读取电路4因而通常设想在图2中示意性地图示的由6标记的感应放大器级，其具有：第一差分输入6a，耦接到存储器单元3(到供应的合适行偏压电压VWL其栅极端子)，从该第一差分输入6a其接收单元读取电流I_cell，其值是所存储的数据的函数；第二差分输入6b，耦接到参考电路元件8，其从该第二差分输入6b接收参考电流I_ref；以及输出6b，其供应数字输出信号S_out，其值是在单位读取电流I_cell与参考电流I_ref之间的比较的函数，并且指示用于读取相同的数据而被激活的存储在存储器单元3中的数据的值。

在已知的方案中，前述参考电路元件8例如可以是：与待被读取并且具有受控的和事前已知(以用于供应参考电流I_ref的已知值)的电气特性的存储器单元3结构上相同的参考单元8a；或者是被设计为生成期望值的相同参考电流I_ref的参考电流生成器8b。

存储在存储器单元3中的数据的读取操作因而设想单元读取电流I_cell的检测以及其与参考电流I_ref之间的比较，以便于经由感应放大器级6而生成数字输出信号S_out。例如，在单元读取电流I_cell比参考电流I_ref更高的情况下，数字输出信号S_out可以具有高逻辑值“1”；但数字输出信号S_out可以在相反的情况下具有低逻辑值“0”，在其中，单元读取电流I_cell比参考电流I_ref更低。

实用新型内容

本申请人已经认识到用于实施存储在非易失性存储设备的存储器单元中的数据的读取的已知类型的方案可能不与存储器单元的尺寸减小(所谓的“按比例缩小”)以及电气性能的同时增大(特别是，关于读取速度的增加或接入时间和消耗的减小的可能性)的需求匹配，如由技术进展所设想的。

本实用新型的目的是提供具有改进的电气性能和减小的面积占用的、用于读取非易失性存储器器件的存储器单元的方案。