[实用新型]一种基于忆阻器的细胞神经网络单元电路

说明书

技术领域

本实用新型涉及细胞神经网络领域，具体涉及一种基于忆阻器的细胞神经网络单元电路。

背景技术

忆阻器是一种被证实了具有记忆功能的纳米器件，其状态可由磁通和电荷控制，并具有记忆其之前状态的功能，因此在模拟神经元和实现复杂神经网络等方面具有重大潜在应用价值。

当前细胞单元模拟电路结构复杂，实现比较困难，并在实现大规模复杂神经网络方面存在单个细胞参数难以调节，系统参数难以确定等问题。

发明内容

本实用新型的目的是针对现有技术中的上述不足，提供了一种结构简单的基于忆阻器的细胞神经网络单元电路。

本实用新型的目的通过以下技术方案实现：一种基于忆阻器的细胞神经网络单元电路,包括有运算放大模块、增益放大模块以及用于模拟细胞单元输出的比例加减运算模块；

所述运算放大模块包括有运算放大器U3以及与运算放大器U3输入端连接的忆阻器M；所述比例加减运算模块的输出端通过忆阻器M与运算放大模块的输入端连接；所述增益放大模块的输入端通过忆阻器M与运算放大模块的输入端连接。

本实用新型进一步设置为，所述运算放大模块还包括有电导Gc；所述运算放大器U3的负输入端与忆阻器M连接；所述运算放大器U3的负电源端通过电导Gc接地；所述运算放大器U3的正输入端接地。

本实用新型进一步设置为，所述增益放大模块包括有运算放大器U2、电阻R6以及电阻R7；所述运算放大器U2的正输入端接地；所述运算放大器U2的负输入端通过电阻R6与忆阻器M连接；所述运算放大器U2的负电源端通过电阻R7接地。

本实用新型进一步设置为，所述电阻R6的阻值大小与电阻R7的阻值大小相等。

本实用新型进一步设置为，所述比例加减运算模块包括有运算放大器U1、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5以及电容C1；所述电阻R1、电阻R2以及电阻R3均与运算放大器U1的负输入端连接；所述运算放大器U1的正输入端接地；所述运算放大器U1的负电源端通过电阻R4接地；所述运算放大器U1的输出端与电阻R5的一端连接；所述电阻R5的另一端通过电容C1接地；所述电阻R5的另一端与忆阻器M连接。

本实用新型进一步设置为，所述运算放大器U3为电流型运算放大器。

本实用新型进一步设置为，所述运算放大器U2为电流型运算放大器。

本实用新型进一步设置为，所述运算放大器U1为电流型运算放大器。

本实用新型的有益效果：本实用新型利用了忆阻器能够记忆其之前状态的功能，并且利用三个运算放大器，通过加法、反相和积分运算模拟出细胞单元状态；结构简单，单元细胞状态的改变可以通过具有记忆功能的忆阻器内部的磁通量来调节控制，而无须改变其它电路参数。

附图说明

利用附图对实用新型作进一步说明，但附图中的实施例不构成对本实用新型的任何限制，对于本领域的普通技术人员，在不付出创造性劳动的前提下，还可以根据以下附图获得其它的附图。

图1是本实用新型的电路图；

图1中的附图标记说明：

1-比例加减运算模块；2-增益放大模块；3-运算放大模块。

具体实施方式

结合以下实施例对本实用新型作进一步描述。

由图1可知；本实施例所述的一种基于忆阻器的细胞神经网络单元电路,包括有运算放大模块3、增益放大模块2以及用于模拟细胞单元输出的比例加减运算模块1；所述运算放大模块3包括有运算放大器U3以及与运算放大器U3输入端连接的忆阻器M；所述比例加减运算模块1的输出端通过忆阻器M与运算放大模块3的输入端连接；所述增益放大模块2的输入端通过忆阻器M与运算放大模块3的输入端连接。具体地，忆阻器M的电阻值可由磁通和电荷控制，并具有记忆其之前电阻值的功能；本实用新型的比例加减运算模块1用于实现细胞单元的非线性输出，并且通过加法来表现；由于运算放大器U3的输入端存在虚地的现象，故忆阻器M两端的电压与比例加减运算模块1的输出电压同为x_j；根据忆阻器M的电磁感应定理，忆阻器两端的磁通为x_j对时间t的积分； 根据忆阻器M的定义可知，忆阻器的忆导 受磁通控制，故细胞单元的非线性输出函数y_j可以表示为：