[实用新型]一种可编程的单路PWM信号精密死区时间插入电路

说明书

技术领域

本实用新型涉及MOS管或IGBT管在半桥斩波中的死区时间控制技术领域，特别涉及一种可编程的单路PWM信号精密死区时间插入电路。

背景技术

半桥应用非常广泛，如电机驱动、开关电源、或者全桥领域。在半桥电路中有上下电子开关，一般是MOS管或IGBT管。在半桥工作时，互补的PWM信号分别驱动上下两个开关。但是如果PWM信号同时开关时，此时电路处于共态导通状态，引起过流现象，甚至导致电路烧毁，所以在驱动信号中加入死区时间尤为重要。根据不同电路的死区时间不同的特点，需要一种可编程的死区时间控制电路。由于受温度影响，采用RC电路的死区时间控制电路，有死区时间不精确、不可编程的缺点。

故，针对现有技术存在的技术问题，实有必要提出一种技术方案，以克服现有技术的缺陷。

实用新型内容

本实用新型的目的在于提供给应用电路一种可编程的单路PWM信号精密死区时间插入电路，通过对数字延时器进行编程，能精确地设定死区时间，一路PWM信号通过逻辑电路实现双路带死区时间的互补信号，适用于半桥电路，简单实用。

为了克服现有技术的缺陷，本实用新型的技术方案如下：

一种可编程的单路PWM信号精密死区时间插入电路，包括延时电路和信号逻辑运算电路，其中，所述延时电路包括第一电阻(1)、第二电阻(5)、第一电容(2)、第二电容(3)和数字延时器(4)；所述信号逻辑运算电路包括第一非门(6)、第一与门(7)、第二非门(8)和第二与门(9)；

PWM信号输入数字延时器(4)的TRIGGER引脚并同时与第一非门(6)的输入端和第一与门(7)的第一输入端相连接；第一电阻(1)的一端与数字延时器的RS引脚相连接，第一电阻(1)的另一端、数字延时器(4)的ADJUST引脚、数字延时器(4)的LATCH引脚和数字延时器(4)的GND引脚接地；第一电容(2)的一端与数字延时器(4)的C_S引脚相连接，第一电容(2)的另一端与电源VCC端口相连接，第二电容(3)的一端、第二电阻(5)的一端与数字延时器(4)的RESET引脚相连接，第二电容(3)的另一端接地；数字延时器(4)的OUTPUT引脚、第二电阻(5)的另一端、第一与门(7)的第二输入端、第二非门(8)的输入端相连接；第一非门(6)的输出端与第二与门(9)的第二输入端相连接；第一与门(7)的输出端与PWM_H端口相连接；第二非门(8)的输出端与第二与门(9)的第一输入端相连接；第二与门(9)的输出端与PWM_L端口相连接；

所述数字延时器采用芯片AD9501。

与现有技术相比，本实用新型的有益效果是：

1.一路PWM信号就可以产生2路带死区时间互补的PWM信号；

2.死区时间可编程，并可精确设定；

3.电路结构简单，不需要FPGA或CPLD，就能得到精确短延时。

附图说明

图1是本实用新型一种可编程的单路PWM信号精密死区时间插入电路的电路原理图。

图2是本实用新型中各点波形图。

图3是本实用新型的延迟电路示意图。

图4是本实用新型的数字延时器的时序图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

本实用新型实施例结合附图说明具体实施方式。

如图1所示，一种可编程的单路PWM信号精密死区时间插入电路，具体包括延时电路和信号逻辑运算电路，其中，所述延时电路包括第一电阻(1)、第二电阻(5)、第一电容(2)、第二电容(3)和数字延时器(4)；所述信号逻辑运算电路包括第一非门(6)、第一与门(7)、第二非门(8)和第二与门(9)；