[实用新型]异构多核处理器功耗控制装置和异构多核处理器系统

说明书

技术领域

本实用新型涉及多核系统技术领域，特别是涉及一种异构多核处理器功耗控制装置和异构多核处理器系统。

背景技术

随着集成电路设计水平和制造工艺的提高，芯片性能、集成度也越来越高，很多新片使用了多核心来增加性能，这使得芯片功耗大大增加。为了控制芯片功耗，许多芯片采用了大小核的设计，性能优先的情况下使用大核心或同时使用大小核心进行工作，在低功耗模式下仅仅使用小核心以降低功耗。

多核系统的每个核心的作用是不同的，不一定同时都处在工作状态，利用芯片的这种特性，可以进行功耗管理。

现有的功耗管理方案中，当处理器(中央处理器，Central Processing Unit，简称CPU)A不工作时，通知处理器B，处理器B操作寄存器关闭处理器B的时钟，而当处理器B需要转为不工作状态时，通过SPI(Serial Peripheral Interface，串行外设接口)写寄存器关闭外部晶振。这样的操作方式增加了额外功耗，且无法单独关闭各个IP(intellectual property，知识产权，或者称为IP核)的时钟和电源。

实用新型内容

本实用新型的目的在于提供一种异构多核处理器功耗控制装置和异构多核处理器系统，可以降低芯片功耗且可以单独关闭各个IP的时钟和电源。

本实用新型的目的通过如下技术方案实现：

一种异构多核处理器功耗控制装置，包括与n个CPU均连接的时钟管理单元，还包括与所述时钟管理单元连接的m个电源接口以及w个门控时钟模块，其中，n和m均为大于1的整数，w为n和m的和值；

各所述电源接口还分别连接一个IP，各所述门控时钟模块还分别连接一个所述CPU或者一个所述IP，所述IP的总数量为m。

一种异构多核处理器系统，包括n个CPU、m个IP以及如上所述的异构多核处理器功耗控制装置。

根据上述本实用新型的方案，其异构多核处理器功耗控制装置包括与n个CPU均连接的时钟管理单元，还包括与所述时钟管理单元连接的m个电源接口以及w个门控时钟模块，其中，n和m均为大于1的整数，w为n和m的和值，各所述电源接口还分别连接一个IP，各所述门控时钟模块还分别连接一个所述CPU或者一个所述IP，由于每个CPU与时钟管理单元均连接有一个门控时钟模块，每个IP与时钟管理单元直接均连接有一个门控时钟模块和一个IP，且时钟管理单元还与每个CPU连接，因此，采用本实用新型的异构多核处理器功耗控制装置可控制关闭CPU的时钟、IP的时钟、IP的电源，或者关闭所有CPU，进入休眠模式，通过这种对CPU和IP的时钟、电源的管理，每个CPU核心均可以对功耗管理单元进行控制，自由关闭自己的时钟或各个IP的时钟和电源，可以达到降低芯片功耗的目的，同时，由于电源接口和IP是一一对应的，门控时钟模块和IP或者CPU是一一对应的，因此，不但可以对CPU的时钟进行控制，还可以对每个IP的时钟和电源进行控制(关闭或开启)，且可以对IP的时钟和电源进行同时控制。

附图说明

图1为本实用新型实施例的异构多核处理器系统的组成结构示意图一；

图2为本实用新型实施例的异构多核处理器系统的组成结构示意图二；

图3为本实用新型实施例的异构多核处理器系统的组成结构示意图三。

具体实施方式

为使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步的详细说明。应当理解，此处所描述的具体实施方式仅仅用以解释本实用新型，并不限定本实用新型的保护范围。

实施例一

本实用新型实施例一提供一种异构多核处理器功耗控制装置。参见图1所示，本实施例一的异构多核处理器功耗控制装置包括与n个CPU均连接的时钟管理单元，还包括与该时钟管理单元连接的m个电源接口以及w个门控时钟模块，其中，n和m均为大于1的整数，w为n和m的和值；各所述电源接口还分别连接一个IP，各所述门控时钟模块还分别连接一个所述CPU或者一个所述IP，所述IP的总数量为m。

其中，n和m均为大于1的整数，n和m可以相等也可以不相等。

其中，每个电源接口分别控制一个的IP的电源的开断，每个门控时钟模块分别控制一个CPU或一个的IP的时钟的开断，时钟控制单元接收任意处理器的关闭请求或者开启请求并控制对应的门控时钟模块或者IP的关闭或者开启。