[实用新型]一种快启动低功耗时钟振荡器

说明书

技术领域

本实用新型涉及时钟振荡器，尤其涉及一种快启动低功耗时钟振荡器。

背景技术

随着半导体集成电路的发展，越来愈多的电路模块集成到芯片内部，随着全球消费电子需求的热涨，对产品性质的要求越来越高，对低功耗的要求越来越严格。在常见的微控制器中，时钟模块通常是不可或缺的，微控制器在不同工作状态下需要不同频率时钟来驱动，一般在微控制器进入睡眠状态时，需将慢速时钟振荡模块打开，出于低功耗设计考虑，通常需要将时钟振荡模块的偏置电流设计得比较小，通常在几十纳安左右，这么小的偏置电流使得慢时钟要经过很长时间才能建立起时钟信号。现有低功耗时钟振荡器为了达到低功耗节能的目的，时钟模块中所有支路的电流设置得非常小，由于充电电容以及寄生电容的存在，会导致时钟振荡器的建立过程比较缓慢，为了过滤掉这部分杂散信号，通常做法是对这部分信号进行时序处理，由于稳定时间通常在几十毫秒，要保证时钟信号足够稳定，需要消耗大量的逻辑资源，芯片面积会随之增加。

发明内容

为了解决上述技术问题，本实用新型的目的是提供一种稳定的快启动低功耗时钟振荡器。

本实用新型所采用的技术方案是一种快启动超低功耗时钟振荡器，包括振荡电路、振荡控制电路、偏置电流源和快速启动控制电路，所述偏置电流源的输出端与振荡电路的输入端连接，所述振荡电路的输出端与振荡控制电路的输入端连接，所述快速启动控制电路的输出端与偏置电流源的输入端连接；所述振荡控制电路包括多个门电路，所述快速启动控制电路包括多个D触发器和多个门电路；所述偏置电流源包括电流源负载，所述电流源负载包括截止型MOS管。

进一步地，所述振荡电路包括第五偏置NMOS晶体管M5、第六偏置NMOS晶体管M6、第一NMOS晶体管M1、第二NMOS晶体管M2、第三PMOS晶体管M3、PMOS晶体管M4、第一充放电电容C1和第二充放电电容C2，所述第五偏置NMOS晶体管M5的栅极与偏置电压VBIAS连接、第五偏置NMOS晶体管M5的源极分别与第一充放电电容C1的一端和第一NMOS晶体管M1的漏极连接，所述第一充放电电容C1的另一端接电源地，所述第一NMOS晶体管M1的栅极用于接入第一振荡控制电压VA、第一NMOS晶体管M1的源极接电源地，所述第六偏置NMOS晶体管M6的栅极与偏置电压VBIAS连接、第六偏置NMOS晶体管M6的源极分别与第二充放电电容C2的一端和第二NMOS晶体管M2的漏极连接，所述第二充放电电容C2的另一端接电源地，所述第二NMOS晶体管M2的栅极用于接入第二振荡控制电压VB、第二NMOS晶体管M2的源极接电源地，所述第三PMOS晶体管M3的栅极用于接入第一振荡控制电压VA、第三PMOS晶体管M3的源极与偏置电流源的输出端连接、第三PMOS晶体管M3的漏极与第五偏置NMOS晶体管M5的漏极连接，所述第四PMOS晶体管M4的栅极用于接入第二振荡控制电压VB、第四PMOS晶体管M4的源极与偏置电流源的输出端连接、第四PMOS晶体管M4的漏极与第六偏置NMOS晶体管M6的漏极连接。

进一步地，所述偏置电流源包括偏置电流电路，所述偏置电流电路包括第七NMOS晶体管M7、第八NMOS晶体管M8、第九PMOS晶体管M9、第十PMOS晶体管M10，第十一NMOS晶体管M0和电阻R1，所述第九PMOS晶体管M9的源极接电源电压，所述第十PMOS晶体管M10的源极接电源电压，所述第九PMOS晶体管M9的漏极与第七NMOS晶体管M7的漏极连接，所述第九PMOS晶体管M9的栅极接收快速启动控制电路的输出信号，所述第七NMOS晶体管M7的栅极与漏极连接，所述第七NMOS晶体管M7的栅极与偏置电压VBIAS连接，所述第七NMOS晶体管M7的源极与第十一NMOS晶体管M0的漏极连接，所述第十一NMOS晶体管M0的漏极与栅极连接，所述第十一NMOS晶体管M0的源极接电源地，所述第十PMOS晶体管M10的漏极与所述偏置第八NMOS晶体管M8的漏极连接，所述第八NMOS晶体管M8的栅极与偏置电压VBIAS连接，所述第八NMOS晶体管M8的源极通过电阻R1接电源地。