[实用新型]一种基于访存地址连续性的cache模块

权利要求书

1.一种基于访存地址连续性的cache模块，设置于SOC系统总线到flash memory的路径上，其特征在于，所述cache模块包括：

若干块以连续性为原则划分的cache，其中包括缓存非连续访存数据的Dcache、缓存连续访存数据的Ccache；

地址判断与数据返回单元，分别与Dcache、Ccache及接口转换单元连接，执行访存行为监测及地址连续性判断并将结果输出Dcache与Ccache的操作，同时执行数据返回的操作；

接口转换单元，分别与Dcache、Ccache及地址判断与数据返回单元连接，执行系统总线到flash memory接口的转换及cache的预取命令发出与作废的操作。

2.根据权利要求1所述的基于访存地址连续性的cache模块，其特征在于，所述Ccache包括：cache line结构、数据预取模块和cache line替换电路；所述cache line结构包含两部份内容:起始项和预取项，起始项为每个连续数据的前几个数据，预取项为连续数据预取部分的暂存空间；所述的数据预取模块用于对后面连续地址进行预取，预取到的数据存于预取项中；所述的cache line替换电路用于替换预取项中的内容或替换整个cache line。

3.根据权利要求1所述的基于访存地址连续性的cache模块，其特征在于，所述访存地址连续性包括：地址自增、地址自减、移位的地址有规律的变化。