[实用新型]一种多功能网关

权利要求书

1.一种多功能网关，其特征在于：包括主处理器、GPRS模块、以太网控制芯片、网口模块、多个ZIGEBB节点模块、系统接口配置模块、直流电源，所述GPRS模块、以太网控制芯片、系统接口配置模块、多个ZIGEBB节点模块分别与主处理器通过RS232接口相连，所述网口模块连接在以太网控制芯片上，所述直流电源分别给主处理器、GPRS模块、多个ZIGEBB节点模块供电，所述直流电源上连接有电源适配器，所述电源适配器上连接有市电接入开关，所述直流电源上还连接有直流汇流箱，所述直流汇流箱上连接有光伏发电组件和风力发电组件，所述直流汇流箱与直流电源之间设置有直流配电柜，所述直流汇流箱与直流配电柜之间设置有稳压电路。

2.根据权利要求1所述的多功能网关，其特征在于：所述主处理器采用STM32处理器。

3.根据权利要求2所述的多功能网关，其特征在于：所述ZIGEBB节点采用MC13213芯片。

4.根据权利要求3所述的多功能网关，其特征在于：所述GPRS模块采用SIM900A芯片。

5.根据权利要求4所述的多功能网关，其特征在于：所述以太网控制芯片采用ENC28J60芯片。

6.根据权利要求5所述的多功能网关，其特征在于：所述网口模块采用网络插座变压器HR911105A。

7.根据权利要求6所述的多功能网关，其特征在于：所述稳压电路包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、功率PMOS管MP、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第十六NMOS管MN16、第十七NMOS管MN17、第十八NMOS管MN18、第十九NMOS管MN19、电阻RM和电容CM；第五PMOS管MP5的源极、第六PMOS管MP6的源极、第十PMOS管MP10的源极、功率PMOS管MP的源极、第一NMOS管MN1的漏极、第二NMOS管MN2的漏极、第三NMOS管MN3的漏极、第四NMOS管MN4的漏极、第十六NMOS管MN16的漏极和第十七NMOS管MN17的漏极连接电压输入端VDD；第一NMOS管MN1的栅极、第二NMOS管MN2的栅极和第十七NMOS管MN17的栅极连接输入基准电压VREF；第一NMOS管MN1的源极连接第一PMOS管MP1的源极，第一PMOS管MP1的栅极和漏极连接第二PMOS管MP2的栅极、第六NMOS管MN6的漏极与第七NMOS管MN7的漏极；第二NMOS管MN2的源极连接第三PMOS管MP3的源极，第三NMOS管MN3的源极连接第二PMOS管MP2的源极，第二PMOS管MP2的漏极连接第八NMOS管MN8的漏极和栅极与第五NMOS管MN5的栅极；第三PMOS管MP3的栅极连接第四PMOS管MP4的栅极和漏极、第十NMOS管MN10的漏极与第十一NMOS管MN11的漏极，第四PMOS管MP4的源极连接第四NMOS管MN4的源极；第三PMOS管MP3的漏极连接第九NMOS管MN9的漏极和栅极、第十二NMOS管MN12的栅极，第十二NMOS管MN12的漏极连接第六PMOS管MP6的漏极、电容CM的一端、功率PMOS管MP的栅极、第十PMOS管MP10的栅极和第十四NMOS管MN14的漏极，第六PMOS管MP6的栅极连接第五PMOS管MP5的栅极和漏极与第五NMOS管MN5的漏极；第六NMOS管MN6的栅连接第十一NMOS管MN11的栅极、第十三NMOS管MN13的栅极和漏极、第十PMOS管MP10的漏极；第七NMOS管MN7的栅极、第十NMOS管MN10的栅极、第十八NMOS管MN18的栅极和第十九NMOS管MN19的栅极连接输入偏置电压VB；电容CM的另一端和电阻RM的一端连接，第三NMOS管MN3的栅极、第四NMOS管MN4的栅极连接功率PMOS管MP的漏极、电阻RM的另一端和第七PMOS管MP7的源极的连接点作输出端VOUT；第七PMOS管MP7的栅极和漏极与第八PMOS管MP8的源极连接，第八PMOS管MP8的栅极和漏极与第九PMOS管MP9的源极连接；第十四NMOS管MN14的栅极连接第十五NMOS管MN15的栅极和漏极、第十一PMOS管MP11的漏极，第十一PMOS管MP11的栅极连接第十二PMOS管MP12的漏极和第十八NMOS管MN18的漏极；第十二PMOS管MP12的栅极连接第十三PMOS管MP13的栅极和漏极、第十九NMOS管MN19的漏极，第十二PMOS管MP12的源极连接第十六NMOS管MN16的源极；第十一PMOS管MP11的源极连接第十三PMOS管MP13的源极和第十七NMOS管MN17的源极；第九PMOS管MP9的栅极和漏极、第五NMOS管MN5的源极、第六NMOS管MN6的源极、第七NMOS管MN7的源极、第八NMOS管MN8的源极、第九NMOS管MN9的源极、第十NMOS管MN10的源极、第十一NMOS管MN11的源极、第十二NMOS管MN12的源极、第十三NMOS管MN13的源极、第十四NMOS管MN14的源极、第十五NMOS管MN15的源极、第十八NMOS管MN18的源极、第十九NMOS管MN19的源极均接电压输出端VSS。