[实用新型]一种TDDB测试结构

说明书

技术领域

本实用新型涉及半导体测试领域，特别是涉及一种针对多晶硅层与第一金属线层之间的TDDB测试结构。

背景技术

当在器件上加恒定的电压，使器件处于电荷积累状态，经过一段时间后，器件中的介电层就会击穿，这期间经历的时间就是在该条件下的寿命，也就是一般所说的与时间相关电介质击穿(time dependent dielectric breakdown，TDDB)，在后段制程(The back end of line，BEOL)中，TDDB是衡量金属介质层(inter-metal-dielectrics，IMD)以及半导体器件稳定性的关键因素之一。

在低介电常数k的电介质材料被引入到BEOL工艺后，介质经时击穿特性在互连中需要考虑和测试，特别是在技术特征尺寸低于45nm的时候。金属线层间介质经时击穿的数据通常使用“梳-梳”或“梳-蛇”形测试结构测得，也用于测试MOM电容结构的层间电介质。

对于多晶硅(Poly)与第一金属线层之间的介质经时击穿的可靠性测试结构，如图1和图2所示，通常使用“梳-梳”状的测试结构，且第一金属线层1’堆栈于多晶硅条2’之上。但是现有的针对多晶硅条层与第一金属线层之间的TDDB测试结构都不能真实反映芯片中介质经时击穿的性能，具体的原因如下：

1、实验数据显示，测试结构中的层间介质层通常要比芯片器件中的层间介质层厚，由于测试结构和真正芯片器件中的层间介质层的厚度不一致，例如，在测试结构中的层间介质层厚度是80um，而在实际芯片中可能只有45nm，所以，TDDB特性不能被正确合理的反映，测试得出的结果通常会比真实的性能要好。

2、由于测试结构中所有的多晶硅条是直接位于浅沟槽隔离区(STI)上的，多晶硅表面是非常平坦的，而在实际的芯片中，多晶硅表面是高低不平的，特别是在浅沟槽隔离区和有源区的交界处，所以，多晶硅与第一金属线层之间的介质层厚度在测试结构由于具有很平坦的表面而比真实芯片中的介质层厚度均匀。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种针对多晶硅层与第一金属线层之间的TDDB测试结构，用于解决现有技术中的测试结构不能真实反映芯片中介质经时击穿可靠性的问题。

为实现上述目的，本实用新型提供一种TDDB测试结构，包括：衬底；多个有源区，形成于所述衬底上；浅沟槽隔离区，位于所述有源区两侧，适于将相邻两个所述有源区隔离；多晶硅条，相互平行且呈指状分布，所述多晶硅条沉积于所述有源区和/或所述浅沟槽隔离区上；第一金属线层，位于所述多晶硅条上方，且与所述多晶硅条电连接；层间介质层，填充于所述多晶硅条与所述第一金属线层之间，适于隔离所述多晶硅条与所述第一金属线层。

于本实用新型的一实施方式中，所述多晶硅条沉积于所述有源区和/或所述浅沟槽隔离区上，包括以下五个部分：第一部分，所述多晶硅条沉积于所述浅沟槽隔离区，且不覆盖所述浅沟槽隔离区的边缘；第二部分，所述多晶硅条沉积于所述浅沟槽隔离区，且靠近所述浅沟槽隔离区边缘的所述多晶硅条的边缘与所述浅沟槽隔离区的边缘相重合；第三部分，所述多晶硅条的一部分沉积于所述浅沟槽隔离区，另一部分沉积于所述有源区，且所述多晶硅条覆盖所述浅沟槽隔离区的边缘；第四部分，所述多晶硅条沉积于所述有源区，且靠近所述浅沟槽隔离区边缘的所述多晶硅条的边缘与所述浅沟槽隔离区的边缘相重合；第五部分，所述多晶硅条沉积于所述有源区，且不覆盖所述浅沟槽隔离区的边缘；

于本实用新型的一实施方式中，在所述第二部分中，所述多晶硅条沉积于大块的所述浅沟槽隔离区的中部位置，所述多晶硅条外周的所述浅沟槽隔离区内嵌有四个小块有源区，所述小块有源区为矩形结构，四个所述小块有源区分别间隔位于所述多晶硅条底面四条边的端部，且靠近所述多晶硅条底面四条边的所述小块有源区边缘与所述多晶硅条底面四条边相重合，靠近所述多晶硅条底面四条边延长线的所述小块有源区的边缘与所述多晶硅条底面四条边的延长线相重合。

于本实用新型的一实施方式中，在所述第三部分中，包括所述有源区与所述浅沟槽隔离区依次沿着所述多晶硅条长度方向上和宽度方向上设置的两种结构。