[实用新型]低功耗定时器释放器电路

权利要求书

1.低功耗定时器释放器电路，包括电源供电电路，低功耗时钟定时唤醒电路，继电器控制电机电路，AD采集电路和主控电路；

其特征在于：所述的电源供电电路包括一级电源转换芯片IC1、二级电源转换芯片IC2、第三电解电容C3、第五电解电容C5、第四瓷片电容C4、第七瓷片电容C7、第八瓷片电容C8、第六钽电容C6、第一功率电感L1、第一稳压二极管D1；

第一接口Power1的第1管脚与第三电解电容C3的正极、第四瓷片电容C4的一端、一级电源转换芯片IC1的第1管脚相连，第一接口Power1的第2管脚与第四瓷片电容C4的另一端、第三电解电容C3的负极、一级电源转换芯片IC1的第3管脚、一级电源转换芯片IC1的第5管脚相连并接地，第一稳压二极管D1的负极与第一功率电感L1的一端、一级电源转换芯片IC1的第2管脚相连，第一稳压二极管D1的正极与第五电解电容C5的负极相连并接地，第一功率电感L1的另一端与第五电解电容C5的正极、第七瓷片电容C7的一端、一级电源转换芯片IC1的第4管脚、二级电源转换芯片IC2的第3管脚相连并作为5V电源输出端，第七瓷片电容C7的另一端与二级电源转换芯片IC2的第1管脚相连并接地，第六钽电容C6的正极与第八瓷片电容C8的一端、二级电源转换芯片IC2的第2管脚、二级电源转换芯片IC2的第4管脚相连并作为3.3V电源输出端，第六钽电容C6的负极与第八瓷片电容C8的另一端相连并接地；

低功耗时钟定时唤醒电路包括时钟芯片IC3、第三晶振Y3、第二电阻R2、第三电阻R3、第十四瓷片电容C14；第十四瓷片电容C14的一端与第三晶振Y3的一端、时钟芯片IC3的第1管脚相连，第三晶振Y3的另一端与时钟芯片IC3的第2管脚相连，第十四瓷片电容C14的另一端与时钟芯片IC3的第4管脚相连并接地，时钟芯片IC3的第3管脚与主控芯片IC5的第23管脚相连，第三电阻R3的一端与时钟芯片IC3的第5管脚、主控芯片IC5的第14管脚相连，第三电阻R3的另一端与第二电阻R2的一端相连并接电源供电电路的3.3V电源输出端，第二电阻R2 的另一端与时钟芯片IC3的第6管脚、主控芯片IC5的第13管脚相连，时钟芯片IC3的第7管脚架空，时钟芯片IC3的第8管脚接电源供电电路的3.3V电源输出端；

继电器控制电机电路包括继电器芯片IC4、第二十电阻R20、第二十一电阻R21、第二十二电阻R22、第二稳压二极管D2、第十五瓷片电容C15和第一三极管Q1；

第二十一电阻R21的一端与第二十二电阻R22的一端、主控芯片IC5的第15管脚相连，第二十二电阻R22的另一端与第十五瓷片电容C15的一端、第一三极管Q1的发射极相连并接地，第二十一电阻R21的另一端与第十五瓷片电容C15的另一端、第一三极管Q1的基极相连，第二十电阻R20的一端与第一三极管Q1的集电极相连，第二十电阻R20的另一端与第二稳压二极管D2的正极、继电器芯片IC4的第2管脚，继电器芯片IC4的第5管脚与第二稳压二极管D2的负极连接并接电源12V，继电器芯片IC4的第1管脚架空，第一接口P1的第1管脚与继电器芯片IC4的第3管脚相连并接电源供电电路的5V电源输出端，第一接口P1的第2管脚与继电器芯片IC4的第4管脚相连，第一接口P1的第3管脚与继电器芯片IC4的第6管脚相连，第一接口P1的第4管脚直接接地；

AD采集电路包括第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18和第十九电阻R19；

第六电阻R6的一端与第四电阻R4的一端、第二接口P2的第7管脚相连，第六电阻R6的另一端与第七电阻R7的一端、第八电阻R8的一端、第九电阻R9的一端相连并接地，第四电阻R4的另一端与第七电阻R7的另一端、主控芯片IC5的第59管脚相连，第八电阻R8的另一端与第五电阻R5的一端、第二接口P2的第1管脚相连，第五电阻R5的另一端与第九电阻R9的另一端、主控芯片IC5的第2管脚相连，第十五电阻R15的一端与第十四电阻R14的一端、第二接口P2的第5管脚相连，第十四电阻R14的另一端与第十六电阻R16的一端、主控芯片IC5的第60管脚相连，第十五电阻R15的另一端与第十六电阻R16的另 一端、第十八电阻R18的一端、第十九电阻R19的一端相连并接地，第十八电阻R18的另一端与第十七电阻R17的一端、第二接口P2的第3管脚相连，第十七电阻R17的另一端与第十九电阻R19的另一端、主控芯片IC5的第61管脚相连，第二接口P2的第2管脚与第二接口P2的第4管脚、第二接口P2的第6管脚、第二接口P2的第8管脚相连并接地；

主控电路包括主控芯片IC5、第一瓷片电容C1、第二瓷片电容C2、第九瓷片电容C9、第十一瓷片电容C11、第十三瓷片电容C13、第十钽电容C10、第十二钽电容C12、第一晶振Y1、第二晶振Y2和第一电阻R1；

第十三瓷片电容C13的一端与第十二钽电容C12的正极、主控芯片IC5的第1管脚相连并接电源供电电路的3.3V电源输出端，第十三瓷片电容C13的另一端与第十二钽电容C12的负极、主控芯片IC5的第10管脚、主控芯片IC5的第11管脚相连并接地，第二晶振Y2的一端与主控芯片IC5的第9管脚相连，第二晶振Y2的另一端与主控芯片IC5的第8管脚相连，第十一瓷片电容C11的一端与第十钽电容C10的正极、主控芯片IC5的第64管脚相连并接电源供电电路的3.3V电源输出端，第十一瓷片电容C11的另一端与第十钽电容C10的负极相连并接地，第九瓷片电容C9的一端与主控芯片IC5的第62管脚、主控芯片IC5的第63管脚相连并接地，第九瓷片电容C9的另一端与第一电阻R1的一端、程序下载接口JLINK的第8管脚、主控芯片IC5的第58管脚相连，程序下载接口JLINK的第6管脚与主控芯片IC5的第57管脚相连，程序下载接口JLINK的第4管脚与主控芯片IC5的第56管脚相连，程序下载接口JLINK的第2管脚与主控芯片IC5的第55管脚相连，程序下载接口JLINK的第1管脚与主控芯片IC5的第54管脚相连，程序下载接口JLINK的第3管脚直接接地，第一电阻R1的另一端与程序下载接口JLINK的第7管脚连接并接电源供电电路的3.3V电源输出端，程序下载接口JLINK的第5管脚架空，第二瓷片电容C2的一端与第一晶振Y1的一端、主控芯片IC5的第53管脚相连，第一瓷片电容C1的一端与第二瓷片电容C2的另一端相连并接地，第一瓷片电容C1的另一端与第一晶 振Y1的另一端、主控芯片IC5的第52管脚相连，主控芯片IC5的第44管脚、主控芯片IC5的第45管脚、主控芯片IC5的第46管脚和主控芯片IC5的第47管脚用于SD卡的数据存储，主控芯片IC5的第32管脚和主控芯片IC5的第33管脚用于串口通信，主控芯片IC5的第7管脚接电源供电电路的3.3V电源输出端，主控芯片IC5的第3管脚、主控芯片IC5的第4管脚、主控芯片IC5的第5管脚、主控芯片IC5的第6管脚、主控芯片IC5的第12管脚、主控芯片IC5的第16管脚、主控芯片IC5的第17管脚、主控芯片IC5的第18管脚、主控芯片IC5的第19管脚、主控芯片IC5的第20管脚、主控芯片IC5的第21管脚、主控芯片IC5的第22管脚、主控芯片IC5的第24管脚、主控芯片IC5的第25管脚、主控芯片IC5的第26管脚、主控芯片IC5的第27管脚、主控芯片IC5的第28管脚、主控芯片IC5的第29管脚、主控芯片IC5的第30管脚、主控芯片IC5的第31管脚、主控芯片IC5的第34管脚、主控芯片IC5的第35管脚、主控芯片IC5的第36管脚、主控芯片IC5的第37管脚、主控芯片IC5的第38管脚、主控芯片IC5的第39管脚、主控芯片IC5的第40管脚、主控芯片IC5的第41管脚、主控芯片IC5的第42管脚、主控芯片IC5的第43管脚、主控芯片IC5的第48管脚、主控芯片IC5的第49管脚、主控芯片IC5的第50管脚和主控芯片IC5的第51管脚架空；

一级电源转换芯片IC1采用LM2576，二级电源转换芯片IC2采用AMS1117-3.3V，时钟芯片IC3采用PHILIPS公司的PCF8563，继电器芯片IC4采用HKE/汇港公司的HRA-S-DC5V,主控芯片IC5采用TI公司的MSP430F149。