[实用新型]面向AES算法的抗侧信道攻击的随机掩码防护密码芯片

权利要求书

1.一种面向AES算法的抗侧信道攻击的随机掩码防护密码芯片，包括CPU（1）、安全访问逻辑SAL（2）、EEPROM存储器（3）、SRAM存储器（4）、随机掩码生成器（5）、AES算法的FPGA（6）、随机掩码补偿电路（7），其特征在于：所述CPU（1）、安全访问逻辑SAL（2）、随机掩码生成器（5）、AES算法的FPGA（6）、随机掩码补偿电路（7）通过总线互联；安全访问逻辑SAL（2）分别与EEPROM存储器（3）、SRAM存储器（4）连接；随机掩码生成器（5）与AES算法的FPGA（6）、随机掩码补偿电路（7）连接；

所述的CPU，用于完成数据的运算和相关控制功能；

所述的安全访问逻辑SAL，用于保证存储器内数据的安全性；

所述的EEPROM存储器，用于存储随机掩码和S盒；

所述的SRAM存储器，用于存储AES算法执行过程中产生的中间数据；

所述的随机掩码生成器，用于为AES算法提供随机掩码；

所述的AES算法的FPGA，用于装载和运行AES算法；

所述的随机掩码补偿电路，用于消除AES算法各轮的掩码，还原真实的输出值。

2.根据权利要求1所述的一种面向AES算法的抗侧信道攻击的随机掩码防护密码芯片，其特征在于：所述的AES算法的FPGA采用Xilinx Spartan-6，AES加密算法采用的密钥长度为128位。