[实用新型]一种基于FPGA的电流互感器相位校正器

说明书

技术领域

本实用新型涉及电流互感领域，具体涉及一种基于FPGA的电流互感器相位校正器。

背景技术

随着智能电网的快速发展，电流互感器在电能计量和电网监测中起着越来越重要的作用。在数据处理中，由于实验环境，实验条件的变化以及实验元件的一些特殊性质，造成输出电流信号的相位差，导致实验结果产生误差，所以相位校正的意义重大，目前有很多相位校正的方法，如支持向量机，神经网络等，相位校正应用广泛，是处理实验数据的非常重要手段。

实用新型内容

本实用新型的目的是：提供了一种基于FPGA的电流互感器相位校正器，在数据处理系统中增加了FPGA相位校正处理部分，实现了低成本高速度的相位校正。

本实用新型的技术方案是：本实用新型的一种基于FPGA的电流互感器相位校正器，包括：数据采集模块，数据处理模块，数据存储模块和数据输出模块，其结构特点在于：

所述的数据采集模块采用ADC80B200芯片，用于将模拟信号转换成数字信号并传送至数据处理模块，数据采集模块与数据处理模块连接；

所述的数据处理模块为基于FPGA的片上系统，采用的芯片型号为EP3C16Q240C8，FPGA片上系统包括FIR低通滤波模块、FIFO暂存模块、NIOS II处理模块、锁相环模块和SDRAM控制器；

所述的数据存储模块包括SDRAM存储器，采用芯片型号为K4S641632H，数据存储模块与数据处理模块连接；

所述的数据输出模块采用芯片型号为DAC902，数据输出模块与数据处理模块连接；

进一步的方案是：上述基于FPGA的片上系统中，FIR低通滤波模块用于将数据采集模块传送的数据滤波处理；FIFO暂存器用于将低通滤波器输出数据暂存，保证数据采集和数据处理的同步性；NIOS II用于嵌入算法，将电流信号进行相位校正；锁相环模块用于给SDRAM提供频率相同，相位不同的两个时钟；SDRAM控制器用于对SDRAM储存器的逻辑控制；

本实用新型具有积极的效果：（1）本实用新型的一种基于FPGA的电流互感器相位校正器，在硬件上采用FPGA作为核心处理单元，减少了DSP电路板设计面积大、成本高和单片机速度慢、效率低等问题，易于推广和实用。（2）本实用新型的一种基于FPGA的电流互感器相位校正器，用于对电流信号进行相位误差校正，校正结构简单，成本低，效果好。（3）本实用新型的一种基于FPGA的电流互感器相位校正器。可根据实验要求，将具体校正算法嵌入到NIOS II中即可，校正方法不受限制，应用灵活。

附图说明

图1为本实用新型的相位误差校正器结构示意图。

图2为本实用新型的模块电路连接图。

具体实施方式

下面结合附图和具体实施方式对本实用新型作进一步详细说明。

（实施例1）

见图1，相位误差校正部分包括A/D转换器、FPGA片上系统、SDRAM存储器以及D/A转换器；

FPGA片上系统内部包括FIR低通滤波器、FIFO模块和NIOS II处理器。FPGA型号采用Altera公司的EP3C16Q240。片上线系统与A/D转换器和SDRAM存储器相连；

见图2，A/D转换器选用由TI公司生产的ADC80B200芯片；该芯片采样精度为8bit，支持单口或双端口数据输入，可以实现模拟信号采样的速率为200Msps。模拟信号进入A/D转换器后，在FPGA提供的采样时钟的控制下，将模拟信号离散为8bit数字信号输入到FPGA中，D1~D7的数据连接到FPGA的I/O。首先FPGA芯片先发送一个RESET复位信号，使得ADC设备复位并开始工作，由晶振电路产生的时钟信号提供给ADC8B200的CLK信号；其次，模拟信号通过一个低通滤波器电路输入到VIN，模拟信号根据参考电压的不同，进行采样、保持、量化、编码，将编码号的数据存储到缓冲区域内；再次在RLCK信号和DRDY等相关信号作用下，将缓存区的数据传输到FPGA里，数据输出D0~D7将A/D转换好的数据传输到FPGA进行下一步的数据处理。