[实用新型]基于CPLD的SD卡读写控制电路

说明书

技术领域

本实用新型属于集成电路技术领域，具体涉及到一种基于CPLD的SD卡读写控制电路。

背景技术

CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆将代码传送到目标芯片中，实现设计的数字系统。

SD卡是一种基于半导体闪存工艺的存储卡，具有大容量、高性能、安全等特点，读写速度比MMC卡要快4倍，达2M/秒，SD卡主要应用于以下手提数码装置：数码相机、数码摄录机存储相片及短片、个人数码助理存储各类资料、手提电话存储相片、铃声、音乐、短片等资料、多媒体播放器等。

目前SD卡控制电路比较复杂，需要使用模块及连线；成本高、维护费力费时、电路连线较多，不利于查找问题；系统功耗增加。

发明内容

本实用新型所要解决的技术问题在于克服上述通信外设的不足,提供一种设计合理、结构简单、外围元器件少、成本低、数据处理速度快、具有高速数据传输能力的基于CPLD的SD卡读写控制电路。

解决上述技术问题采用的技术方案是：具有：对装置进行控制的CPLD电路；USB通信电路，该电路与CPLD电路相连接；并口接口电路，该电路的输入端接CPLD电路的输出端；SPI接口电路，该电路的输入端接SPI接口电路的输入端；SD卡控制电路，该电路与CPLD电路相连接。

本实用新型的USB通信电路为：集成电路U2的26脚、25脚、23脚～15脚、8脚～3脚、1脚、27脚、2脚依次接集成电路U1的20脚、19脚、17脚～12脚、9脚～7脚、5脚、4脚、2脚、160脚～156脚、154脚、153脚，集成电路U2的2脚接电容C3的一端，集成电路U2的24脚接二极管D1的负极、11脚和10脚接连接器J3的2脚和3脚、14脚接电容C1的一端和晶振Y2的一端、13脚接晶振Y2的另一端和电容C2的一端、12脚接地，二极管D1的正极通过电阻R27接5V电源，电容C1、电容C2的另一端接地，电容C3的另一端接5V电源，连接器J3的4脚、5脚、6脚接地；集成电路U2的型号为CH376S。

本实用新型的SPI接口电路为：连接器J4的1脚～5脚分别通过电阻R15～电阻R20接集成电路U1的127脚～132脚，连接器J4的5脚接5V电源、8脚接地。

本实用新型的并口接口电路为：连接器J1的1脚～14脚分别通过电阻R1～电阻R14接集成电路U1的93脚～95脚、97脚、99脚～102脚、104脚～109脚，连接器J1的15脚接5V电源、16脚接地。

5、根据权利要求1所述的基于CPLD的SD卡读写控制电路，其特征在于所述的SD卡控制电路为：连接器J5的9脚和8脚分别通过电阻R27和电阻R29接3V电源，连接器J5的1脚、2脚、5脚、7脚、10脚、11脚分别通过电阻R21～电阻R26接集成电路U1的53脚～48脚，连接器J5的4脚接3V电源、3脚和6脚接地。

本实用新型的CPLD电路为：集成电路U1的139脚接晶振Y1的4脚，集成电路U1的146脚、135脚、98脚、23脚接连接器J2的5脚～2脚，集成电路U1的20脚、19脚、17脚～12脚、9脚～7脚、5脚、4脚、2脚、160脚～156脚、154脚、153脚接USB通信电路，集成电路U1的53脚～48脚接SD卡控制电路，集成电路U1的93脚～95脚、97脚、99脚～102脚、104脚～109脚接并口接口电路，集成电路U1的127脚～132脚接SPI接口电路，集成电路U1的155脚、133脚、118脚、103脚、89脚、74脚、55脚、40脚、25脚、10脚接3V电源，集成电路U1的56脚、65脚、137脚、144脚接5V电源，集成电路U1的66脚、64脚、57脚、47脚、32脚、18脚、3脚、81脚、96脚、111脚、126脚、138脚、143脚、148脚接地，晶振Y1的1脚接3V电源、3脚接地，连接器J2的1脚接地；集成电路U1的型号为EPM7192EQI160-20，晶振Y1的型号为JHY50M。

由于本实用新型采用了CPLD电路等待接收从经过总线变换处理的USB通信电路传来的数据，CPLD电路的串口控制逻辑接收数据，并将数据发送出去，CPLD电路通过并口接口电路、SPI接口电路、SD卡接口电路的控制逻辑，写数据到相应的外设；本装置设计合理、结构简单、外围元器件少、成本低、数据处理速度快、设具有高速数据传输能力，可推广应用到SD卡控制领域。

附图说明

图1是本实用新型的电气原理方框图。