[实用新型]一种亚纳秒级数字延时脉冲发生装置有效
| 申请号： | 201621294178.2 | 申请日： | 2016-11-30 |
| 公开（公告）号： | CN206211957U | 公开（公告）日： | 2017-05-31 |
| 发明（设计）人： | 邱春玲;孙玉桥;李春生;杨光;田地 | 申请（专利权）人： | 吉林大学 |
| 主分类号： | H03K5/133 | 分类号： | H03K5/133;H03K5/135 |
| 代理公司： | 长春吉大专利代理有限责任公司22201 | 代理人： | 王立文 |
| 地址： | 130012 吉*** | 国省代码： | 吉林;22 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 亚纳秒 级数 延时 脉冲 发生 装置 | ||
1.一种亚纳秒级数字延时脉冲发生装置，包括触发信号生成模块(2)、温补晶振(3)、触摸屏(7)和通信模块(8)分别与FPGA模块(4)连接，FPGA模块(4)经斜坡电路模块(5)和输出驱动模块(6)与延时输出端口(9)连接组成，其特征在于，斜坡电路模块(5)经电容放电补偿模块(10)与FPGA模块(4)连接，输出驱动模块(6)与FPGA模块(4)连接构成。
2.按照权利要求1所述的一种亚纳秒级数字延时脉冲发生装置，其特征在于，触发信号生成模块(2)是由放大整形电路(11)经高速比较器(13)、FPGA模块(4)和D/A(14)与高速比较器(13)连接，电压跟随电路(12)经高速A/D(15)与FPGA模块(4)连接构成。
3.按照权利要求1所述的一种亚纳秒级数字延时脉冲发生装置，其特征在于，是由抖动补偿电路(17)分别经A通道数字延时(18)、B通道数字延时(19)、C通道数字延时(20)和D通道数字延时(21)与斜坡电路模块(5)连接，抖动补偿电路(17)与斜坡电路模块(5)连接，NIOSⅡ软核(22)经斜坡电路模块(5)、输出驱动模块(6)和自动校准单元(23)与NIOSⅡ软核(22)连接构成。
4.按照权利要求1所述的一种亚纳秒级数字延时脉冲发生装置，其特征在于，斜坡电路模块(5)包括T0通道斜坡电路(24)、A通道斜坡电路(25)、B通道斜坡电路(26)、C通道斜坡电路(27)和D通道斜坡电路(28)分别与输出驱动模块(6)连接。
5.按照权利要求1所述的一种亚纳秒级数字延时脉冲发生装置，其特征在于，输出驱动模块(6)包括T0通道输出驱动模块(34)、A通道输出驱动模块(35)、B通道输出驱动模块(36)、C通道输出驱动模块(37)和D通道输出驱动模块(38)与延时输出端口(9)中的T0、A、B、C、D输出端口对应连接。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于吉林大学，未经吉林大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201621294178.2/1.html，转载请声明来源钻瓜专利网。
- 上一篇：过饱和热水的脱盐方法
- 下一篇：水处理系统和方法
