[实用新型]一种上电复位电路

说明书

技术领域

本实用新型实施例涉及电路技术领域，具体涉及一种上电复位电路。

背景技术

非易失闪存介质(nor flash/nand flash)是一种很常见的存储芯片，兼有随机存储器(Random Access Memory，RAM)和只读存储器(Read-Only Memory，ROM)的优点，数据掉电不会丢失，是一种可在系统进行电擦写的存储器，同时它的高集成度和低成本使它成为市场主流。

flash芯片等其它任何电子芯片，为了保证芯片工作的稳定性以及准确性，在芯片开始工作之前，一般都需要对芯片进行复位，使芯片有一个确定的初始工作状态，精确的复位电路对芯片的各项工作性能影响重大。

实用新型内容

本实用新型提供一种上电复位电路，实现了有效监测外加电源的大小，根据外加电源的大小产生复位信号，以使电子芯片实现上电复位操作。

本实用新型实施例提供了一种上电复位电路，该电路包括：分压电阻串单元，比较单元和复位信号产生单元；

其中，所述分压电阻串单元的输入端与电源相连，触发电压输出端与所述比较单元的第二输入端相连，用于对所述电源电压进行监测分压，并将触发电压输出端的电阻分压输出给所述比较单元的第二输入端；

所述比较单元的第一输入端与基准电压相连，输出端与所述复位信号产生单元相连，用于将所述电阻分压与所述基准电压进行比较，当所述电阻分压大于等于所述基准电压时，输出翻转信号给所述复位信号产生单元；

所述复位信号产生单元用于根据所述翻转信号输出复位信号。

进一步地，所述分压电阻串单元包括第一分压电阻串和第二分压电阻串；

其中，所述第一分压电阻串的首端通过第二PMOS管与电源相连，尾端通过第二NMOS管接地，通过控制所述第二PMOS管的栅极电压以及所述第二NMOS管的栅极电压控制所述第一分压电阻串的通断；

所述第二分压电阻串的首端通过第三PMOS管与电源相连，尾端通过第三NMOS管接地，通过控制所述第三PMOS管的栅极电压以及所述第三NMOS管的栅极电压控制所述第二分压电阻串的通断；

所述第一分压电阻串与所述第二分压电阻串之间连接有开关，可通过控制所述开关的通断将所述第一分压电阻串与所述第二分压电阻串进行并联连接。

进一步地，所述电路还包括：运算放大器、第一PMOS管和第一NMOS管，其中，所述运算放大器的第一输入端与基准电压相连，第二输入端用于输入反馈电压，与所述分压电阻串单元相连，输出端与所述第一PMOS管的栅极以及所述第一NMOS管的漏极相连，所述运算放大器用于根据所述反馈电压与所述基准电压的大小关系输出一定数值的电压，以控制所述第一PMOS管和第一NMOS管的工作；所述第一PMOS管的源极与电源相连，漏极与所述分压电阻串单元相连，且通过漏极输出稳定的工作电压给电子芯片；所述第一NMOS管的栅极与所述复位信号相连，源极接地。

进一步地，所述比较单元包括比较器。

进一步地，所述复位信号产生单元包括：滤波电路。

进一步地，所述滤波电路还用于滤除所述比较器误翻转的信号。

进一步地，所述电路还包括：带隙基准电压产生电路，用于产生恒定的所述基准电压。

本实用新型实施例提供的一种上电复位电路包括：分压电阻串单元，比较单元和复位信号产生单元；其中，所述分压电阻串单元的输入端与电源相连，触发电压输出端与所述比较单元的第二输入端相连，用于对所述电源电压进行监测分压，并将触发电压输出端的电阻分压输出给所述比较单元的第二输入端；所述比较单元的第一输入端与基准电压相连，输出端与所述复位信号产生单元相连，用于将所述电阻分压与所述基准电压进行比较，当所述电阻分压大于等于所述基准电压时，输出翻转信号给所述复位信号产生单元；所述复位信号产生单元用于根据所述翻转信号输出复位信号；通过上述上电复位电路，实现了有效监测外加电源的大小，根据外加电源的大小产生复位信号，以使电子芯片实现上电复位操作。

附图说明

图1是本实用新型实施例一中的一种上电复位电路的结构示意图；

图2是本实用新型实施例二中的一种上电复位电路的结构示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

实施例一