[实用新型]一体化双层立绕电感器

说明书

技术领域

本实用新型涉及电感器技术领域，特别是涉及一种一体化双层立绕电感器。

背景技术

电感器，是电子电路不可或缺的元件，它在电路中起滤波、扼流和储能的作用，由导体线圈与导磁体构成；主要有直插式（DIP）和表面贴装式（SMD）两种。其中，直插式（DIP）电感的工艺：线圈绕制在工字型、棒形或环形磁芯上，线圈出脚或挂绕在外接针式引脚电极，其工艺简单，但人力参与度高，产品一致性难以保证。而表面贴装式（SMD）电感的工艺：线圈绕制→片式导体引出→加装屏蔽罩（或在线圈外围涂覆导磁胶），其工序较繁杂，人工参与度高，生产效率低下，产品性能参数偏差较大、漏磁大、损耗大。

传统一体贴片成型电感工艺：圆铜线（或同等材料）绕制成空心线圈→线圈焊接到导电片→成型→固化→切折引脚→检测包装，其采用圆铜线线圈焊接方式，相比绕线SMD电感有更好的饱和特性、更低的温升及更高的机械参与程度，但是1）工艺限制，产品体积不能做到足够小；2）单面引出电极，小体积产品在生产和使用过程增加区分方向工序，影响生产效率；3）外接引脚有虚焊或假焊带来的开路风险。

因此，针对现有技术中的存在问题，提供一种提升电感器性能体积比、抗电磁干扰能力强的电感器技术显得尤为重要。

实用新型内容

本实用新型的目的在于避免现有技术中的不足之处而提供一种体积小、性能高以及具有优良的抗电磁干扰能力的一体化双层立绕电感器。

本实用新型的目的通过以下技术方案实现：

一体化双层立绕电感器包括有磁性体、空心线圈和覆盖式电极，所述空心线圈设置于所述磁性体的内部，并且所述空心线圈的线圈端部露出于所述磁性体；所述磁性体露出所述空心线圈的一侧的表面覆盖有所述覆盖式电极。

优选的，所述覆盖式电极包括有底层导体和外层导体，所述底层导体和所述外层导体均为薄层状。

优选的，所述空心线圈填埋于磁性粉末一体压制成型，磁性粉末压制成型后的结构为所述磁性体，所述磁性体与所述空心线圈为一体化结构。

优选的，所述空心线圈设置有两层线圈。

更优选的，上下两层线圈相向绕制。

更优选的，上下两层线圈绕线的圈数相同。

优选的，所述空心线圈的线圈形状为圆形或者椭圆形。

优选的，所述覆盖式电极的面积大于所述线圈端部裸露的面积。

更优选的，所述覆盖式电极将所述磁性体露出所述线圈端部一侧的表面全部覆盖，并且延伸至磁性体的上下两表面。

优选的，所述磁性体的表面覆盖有防氧化涂层。

本实用新型的有益效果：

本实用新型的一体化双层立绕电感器，包括有磁性体和空心线圈，其特征在于：所述空心线圈设置于所述磁性体的内部，所述空心线圈的线圈端部露出于所述磁性体并且所述空心线圈的线圈端部与所述磁性体的表面平齐，所述空心线圈的线圈端部裸露的表面覆盖有覆盖式电极。电感器的性能由磁性体、线圈圈数、线圈内部磁体填充空间及周围磁体覆盖密度决定，磁性体的主要影响电感固有内阻，本实用新型的空心线圈填埋于磁性体有效降低电感器的直流内阻，而空心线圈内部填充磁体增强电感器负载能力保障，外部覆盖磁性体是为了提升电感器件在电路工作中的电磁抗干扰能力。与现有技术相比，本实用新型的一体化双层立绕电感器具有体积小、直流内阻低、负载力强以及电磁抗干扰能力强等优良性能，可以高密度安装，提升客户端集成度。

附图说明

利用附图对本实用新型做进一步说明，但附图中的内容不构成对本实用新型的任何限制。

图1是本实用新型的一体化双层立绕电感器的一个实施例的空心线圈绕线方式示意图。

图2是本实用新型的一体化双层立绕电感器的一个实施例的空心线圈结构示意图。

图3是本实用新型的一体化双层立绕电感器的一个实施例的结构示意图。

图4是本实用新型的一体化双层立绕电感器的一个实施例的空心线圈示意图。

在图1至图4中包括有：

1磁性体、2空心线圈、2-1线圈端部、3覆盖式电极。

具体实施方式

结合以下实施例对本实用新型作进一步说明。

实施例1