[实用新型]主电路及加延迟自激振荡电路

说明书

技术领域

本实用新型涉及振荡电路技术领域，尤其是涉及主电路及加延迟自激振荡电路。

背景技术

单管感应加热是电磁炉中最常见的拓扑之一。通常，单管感应加热电路拓扑常采用由2个集电极开路输出的比较器和若干电容电阻组成的自激振荡电路进行功率控制。控制器只需给出一定占空比的脉冲，就能使得电路振荡工作起来。因此，从控制上来看，其控制方式也相对简单。但是，其无法保证电路能工作在零电压开通(Zero Voltage Switch，ZVS)，从而导致电容脉冲爬升速率(du/dt)大，IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)损耗增大陷。在有些应用中，采用软件同步来替代该振荡电路，但是该方法会占用更多的处理器资源，存在处理器跑飞时，可能导致IGBT烧毁等问题。

实用新型内容

有鉴于此，本实用新型的目的在于提供主电路及加延迟自激振荡电路，以在低成本情况下增加单管感应加热电路的ZVS实现范围。

第一方面，本实用新型实施例提供了一种主电路，其中，包括直流电源U、等效电感L1、等效电阻R1、谐振电容C1和绝缘栅双极型晶体管Q1；

所述直流电源U的正极分别与所述等效电感L1的一端和所述谐振电容C1的一端相连于第一节点，所述等效电感L1的另一端与所述等效电阻R1的一端相连，所述等效电阻R1的另一端分别与所述谐振电容C1的另一端和所述绝缘栅双极型晶体管Q1的漏极相连于第二节点，所述绝缘栅双极型晶体管Q1的源极与所述电源U的负极相连并接地。

第二方面，本实用新型实施例提供了一种加延迟自激振荡电路，其中，包括如上所述的主电路，还包括自激振荡电路和延迟电路；

所述自激振荡电路，分别与所述主电路和所述延迟电路相连，用于根据所述主电路的直流电压产生方波信号，并根据所述主电路的特性，对所述主电路的工作状态进行控制；

所述延迟电路，分别与所述自激振荡电路和所述主电路相连，用于给所述方波信号增加固定延迟时间，输出第一脉冲宽度调制信号以控制所述主电路实现零电压开通。

结合第二方面，本实用新型实施例提供了第二方面的第一种可能的实施方式，其中，

所述自激振荡电路包括第一比较电路和与所述第一比较电路相连的第二比较电路；

所述第一比较电路，用于输入所述直流电压，通过一定的比例缩放输出为锯齿波；

所述第二比较电路，用于将输入的初始方波信号进行滤波得到电平信号，将所述电平信号与所述锯齿波进行比较，输出所述方波信号。

结合第二方面的第一种可能的实施方式，本实用新型实施例提供了第二方面的第二种可能的实施方式，其中，所述第一比较电路包括电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、比较器U1A、电容C2和二极管D1；

所述电阻R2的一端与所述主电路相连于所述第二节点，所述电阻R2的另一端分别与所述电阻R4的一端和所述比较器U1A的漏极相连，所述电阻R4的另一端接地，所述电阻R3的一端与所述主电路相连于所述第一节点，所述电阻R3的另一端分别与所述电阻R5的一端和所述比较器U1A的源极相连，所述电阻R5的另一端接地，所述比较器U1A的栅极分别与电阻R6的一端和电容C2的一端相连，所述电阻R6的另一端接输出电压，所述电容C2的另一端分别与所述二极管D1的正极和所述第二比较电路相连，所述二极管D1的负极接所述输出电压。

结合第二方面的第二种可能的实施方式，本实用新型实施例提供了第二方面的第三种可能的实施方式，其中，所述第二比较电路包括电阻R7、电阻R8、电阻R9、电阻R10、比较器U1B、和电容C3；

所述电阻R7的一端接输入电压，所述电阻R7的另一端分别与所述二极管D1的正极和所述比较器U2B的源极相连，所述电阻R9的一端输入所述初始方波信号，所述电阻R9的另一端分别与所述电阻R10的一端、所述电容C3的一端和所述电阻R8的一端相连，所述电阻R10的另一端和所述电容C3的另一端分别接地，所述电阻R8的另一端与所述比较器U1B的漏极相连，所述比较器的U1B的栅极分别与所述延迟电路的所述电阻R11的一端和所述比较器U2A的漏极相连。

结合第二方面，本实用新型实施例提供了第二方面的第四种可能的实施方式，其中，所述延迟电路包括电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、比较器U2A和比较器U2B；