[实用新型]芯片电阻器

说明书

技术领域

本实用新型涉及用于各种电子设备的由较低的电阻值的厚膜电阻体形成的芯片电阻器。

背景技术

如图5所示，现有的这种芯片电阻器具备：绝缘基板1、被设置于该绝缘基板1的上表面的两端部的一对上表面电极2、被设置于绝缘基板1的上表面并且形成于一对上表面电极2之间的电阻体3、被设置为至少覆盖电阻体3的保护膜4、被设置于绝缘基板1的两端面使得与一对上表面电极2电连接的一对端面电极5、和形成于上表面电极2的一部分和一对端面电极5的表面的镀覆层6。此外，保护膜4由树脂构成，成为与绝缘基板1的宽度相同的宽度。

并且，如图6(a)所示，该芯片电阻器在具有多个作为分割用的狭缝的纵槽(纵分割部)7a和横槽(横分割部)7b并且划分出多个相当于1个芯片电阻器的芯片区域8的片状绝缘基板7，在规定位置形成一对上表面电极2和电阻体3之后，如图6(b)所示，将保护膜4形成为带状使得横跨多个横槽7b。然后，通过纵槽7a、横槽7b来进行分割，形成一对端面电极5、镀覆层6从而得到芯片电阻器。

另外，作为与本申请的实用新型有关的在先技术文献信息，例如已知专利文献1。

在先技术文献

专利文献

专利文献1：日本特开2014-60435号公报

发明内容

-实用新型要解决的课题-

在上述的现有的芯片电阻器中，由于若电阻值变低则电阻体3的厚度变厚，因此为了保护电阻体3的边缘部分需要加厚保护膜4的厚度，在分割时保护膜4也分割，因此分割的部分的厚度变得非常厚，由此，可能在片状绝缘基板7的分割面产生毛刺，或者在规定的位置产生不能分割的部分，因此具有可能发生分割不良的课题。

本实用新型解决上述现有的课题，其目的在于，提供一种抑制分割不良的发生的芯片电阻器。

-解决课题的手段-

为了实现上述目的，本实用新型由下层的第1保护膜和上层的第2保护膜构成保护膜，第1保护膜设为与绝缘基板的宽度相同的宽度，第2保护膜不从绝缘基板露出，进一步地，第1保护膜的厚度比第2保护膜的厚度薄，并且使第2保护膜的长度比第1保护膜的长度长。

-发明效果-

本实用新型的芯片电阻器使分割片状绝缘基板时同时被分割(切断)的第1保护膜的厚度较薄，因此分割的部分的厚度变薄，由此，起到能够抑制分割不良的发生这一优良的效果。

附图说明

图1是本实用新型的一实施方式中的芯片电阻器的剖视图。

图2是该芯片电阻器的主要部分的俯视图。

图3是表示该芯片电阻器的制造方法的一部分的俯视图。

图4是表示该芯片电阻器的制造方法的一部分的俯视图。

图5是现有的芯片电阻器的剖视图。

图6是表示该芯片电阻器的制造方法的一部分的俯视图。

-符号说明-

11 绝缘基板

12 一对上表面电极

13 电阻体

14 保护膜

14a 第1保护膜

14b 第2保护膜

具体实施方式

以下，参照附图来对本实用新型的一实施方式中的芯片电阻器进行说明。

图1是本实用新型的一实施方式中的芯片电阻器的剖视图，图2是该芯片电阻器的主要部分的俯视图。

如图1、图2所示，本实用新型的一实施方式中的芯片电阻器构成为具备：绝缘基板11、设置于该绝缘基板11的上表面的两端部的一对上表面电极12、设置于所述绝缘基板11的上表面并且形成于所述一对上表面电极12之间的电阻体13、设置成至少覆盖所述电阻体13的保护膜14、设置于所述绝缘基板11的两端面使得与所述一对上表面电极12电连接的一对端面电极15、和形成于所述上表面电极12的一部分和所述一对端面电极15的表面的镀覆层16。

并且，所述保护膜14由下层的第1保护膜14a、和覆盖第1保护膜14a的上层的第2保护膜14b构成，所述第1保护膜14a设为与所述绝缘基板11的宽度相同的宽度，所述第2保护膜14b不从所述绝缘基板11露出，进一步地，所述第1保护膜14a的厚度比所述第2保护膜14b的厚度薄。

另外，在图2中，省略一对端面电极15、镀覆层16，并透视了第2保护膜14b。

在上述构成中，所述绝缘基板11由含有96％的Al₂O₃的氧化铝构成，其形状为矩形形状(俯视下为长方形)。