[实用新型]一种抗噪声的带隙基准电路结构

说明书

技术领域

本实用新型涉及电路技术领域，尤其涉及一种抗噪声的带隙基准电路结构。

背景技术

PTAT:Proportional to Absolute Temperature。

目前，大部分高速SRAM芯片中均具有多个I/O端口，由于数据输出时，多个I/O端口不停地高速翻转，使得芯片内的电源地产生了极大的噪声，在具有内置LDO(low dropout regulator，低压差线性稳压器)的芯片中，由于高噪声而引发的LDO电路中的基准模块输出电压值偏离了与其，并出现较大的文波，最终影响到内核电压的稳定，导致芯片性能下降或数据输出错误。

实用新型内容

为了解决上述技术问题，本实用新型的目的是提供一种：具有抗噪声能力强的带隙基准电路结构。

本实用新型所采用的技术方案是：一种抗噪声的带隙基准电路结构，包括输入电压滤波电路、PTAT带隙基准电压产生电路和基准电压输出电路，所述滤波电路的输入端连接电源电压，所述滤波电路输出端输出滤波电压，所述滤波电路的输出端连接PTAT带隙基准电压产生电路的输入端，所述PTAT带隙基准电压产生电路的输出端连接基准电压输出电路，所述PTAT带隙基准电压产生电路包括运算放大器、第二PMOS管、第三PMOS管、第五PMOS管、第六PMOS管、第一双极型晶体管、第二双极型晶体管、第一电阻、第二电阻、第三电阻和第三滤波电容，所述第二双极型晶体管由n个并列的双极型晶体管单元组成，所述第二PMOS管和第三PMOS管的源极和衬底均连接滤波电压，所述第二PMOS管和第三PMOS管的漏极分别连接第五PMOS管和第六PMOS管的源极，所述第二PMOS管和第三PMOS管的衬底分别与第五PMOS管和第六PMOS管的衬底连接，所述第五PMOS管和第六PMOS管的栅极连接偏置电压，所述第五PMOS管的漏极连接运算放大器的反相输入端，所述第六PMOS管的漏极连接运算放大器的正相输入端，所述运算放大器工作电压由滤波电压提供，所述运算放大器的输出端分别连接第二PMOS管和第三PMOS管的栅极，所述第五PMOS管的漏极还与第一双极型晶体管的发射极连接，所述第一双极型晶体管的基极和集电极均连接电源地，所述第三电阻的一端与第一双极型晶体管的发射极连接、另一端接地，所述第三滤波电容的一端与第一双极型晶体管的发射极连接、另一端接地，所述第六PMOS管的漏极还通过第一电阻连接到第二双极型晶体管的发射极，所述第二双极型晶体管的基极和集电极均连接电源地，所述第二电阻的一端连接第六PMOS管的漏极、另一端连接电源地；所述基准电压输出电路包括第四PMOS管、第七PMOS管、第六电阻和第四滤波电容，所述第四PMOS管由k个并列的PMOS管单元组成，所述第四PMOS管的源极和衬底均连接滤波电压，所述第四PMOS管的栅极连接所述运算放大器的输出端，所述第四PMOS管的漏极连接第七PMOS管的源极，所述第七PMOS管的衬底连接第四PMOS管的衬底，所述第七PMOS管的栅极连接偏置电压，所述第七PMOS管的漏极输出基准电压，所述第七PMOS管的漏极通过第六电阻连接电源地，所述第四滤波电容与第六电阻并联。

进一步地，所述第一双极型晶体管和第二双极型晶体管是PNP双极型晶体管。

进一步地，所述滤波电路包括第一PMOS管、第一NMOS管、第一滤波电容、第二滤波电容、第三电容、第四电阻和第五电阻，所述第一PMOS管的源极和衬底均连接电源电压，所述第一PMOS管的漏极连接第一滤波电容的一端，所述第一滤波电容的另一端连接第二滤波电容的一端，所述第二滤波电容的另一端接电源地，所述第一PMOS管的栅极连接第一NMOS管的漏极，所述第一NMOS管的源极和衬底均连接电源地，所述第一PMOS管的源极连接第一NMOS管的栅极，所述第一NMOS管的栅极通过第三电容接电源地，所述电源电压和电源地之间串联第四电阻和第五电阻，所述第四电阻和第五电阻之间的连接节点分别与第一PMOS管的栅极和第一NMOS管漏极之间的连接节点、第一滤波电容和第二滤波电容之间的连接节点连接，所述第一PMOS管的漏极作为滤波电路输出端。

本实用新型的有益效果是：一种抗噪声的带隙基准电路结构，先通过滤波电路将电源电路的噪声波动去除，然后将滤波后的电压作为PTAT带隙基准的工作电压，使得在较高的电压噪声情况下仍有良好的基准电压输出，在基准电压产生电路中增加滤波电容，确保基准端电压的稳定，通过基准电压输出电路对基准电压的波动做进一步滤波处理，保证电源地出现噪声的情况下输出基准电压的稳定。

附图说明