[实用新型]基于QVCM电路的电容测试芯片

说明书

技术领域

本实用新型涉及芯片测试领域，尤其是涉及一种基于QVCM电路的电容测试芯片。

背景技术

在集成电路的设计和制造过程中，电容是绝大多数集成电路芯片中不可或缺的重要元器件。相应地，电容测试也是非常重要的一部分，直接影响着集成电路芯片的性能和质量。将电容测试电路集成到测试结构中，用以测量目标结构的电容是一种常见的测试方法。

最常见的测试方法即CBCM(Charge Based Capacitance Measurement)，特别是用于BEOL(后端)或互连电容(interconnect capacitance)的测量，其工作原理如图1所示：PMOS晶体管MP1及NMOS晶体管MN1串联，PMOS晶体管MP2及NMOS晶体管MN2串联。PMOS晶体管MP1的电源与第一电源座相连，PMOS晶体管MP2的电源则与第二电源座相连，NMOS晶体管MN1及MN2的电源均与接地电平连接。此外，在PMOS晶体管MP1及MP2的栅极上施加PMOS栅极电位Gp，在NMOS晶体管MN1及MN2的栅极施加NMOS栅极电位Gn。在NMOS晶体管MN1的漏极与电源间设置标准电容Cref＝Cm，Cm为伪电容，在NMOS晶体管MN2的漏极与电源间设置测试电容Ctst＝Cm+Ct。因此可以测定出目标电容值Ct。使用CBCM的方法测试电容时，由于测试电容Ctst中存在电荷的泄漏，如果将测到的电流It作为充电电流就会出现测定电容值的误差，因此对于飞法(femto farad)级的电容而言(如FEOL capacitance)，传统的CBCM的测试方法不能满足测试精度的要求。

Stas Polonsky,etc,“Front-End-Of-Line Quadrature-Clocked Voltage-Dependent Capacitance Measurement”,2011IEEE Conference on Microelectronic Test Structures,April 4-7.上述文献中提出QVCM(quadrature-clocked voltage-dependent capacitance measurement)的测试方法，如图2所示：多个DUT并联后，其中一端通过时钟T1(CLK-Qm)、安培计Im后接地，还通过时钟T2(CLK-Qp)、安培计Ip后接地。当在DUT1的输入端输入频率为f、振幅为Vamp、抵消偏置电压Vbias的时钟信号时，其他DUT的输入端均接地，DUT1的电流分别经过时钟电路T1、T2在Im、Ip中测试出来，其中时钟电路T1和T2是正交的。电容的偏执电压下的电容为：

栅漏电流为

I(Vbias)＝(I_p-I_p0)-(I_m-I_m0)(2)

其中Im0、Ip0是所有DUT均接地时安培计Im、Ip的值。

上述QVCM的测试方法弥补了CBCM的charge injection(电荷注入)等误差缺陷，成为前端电容测量的主要测试方法，但是仍然存在输入信号引起寄生电容以及测试芯片占用面积过大而不适用现今工艺的一些不足。

发明内容

虽然QVCM的测量方法克服了CBCM测量方法的一些缺点，但是在设计电路和更精确测量方面还存在着一些不足：一方面，对电路中的需要很多，导致可以放置DUT的面积非常小；另一方面，QVCM测量方法对时钟要求严格，需要三个时钟端，如果以外接电源的方式通入电路则难以精确控制各时钟端的相位。如何设计测试电路使其能用更少的pad(焊盘)测量更多的device(器件)并且达到一定的测试精度成为重要的研究方向。

本实用新型针对上述技术问题主要是通过下述技术方案得以解决的：一种基于QVCM电路的电容测试芯片，包括片上时钟发生器电路、寻址电路、QVCM电路单元以及若干连接到各电路的焊盘；所述片上时钟发生器电路连接寻址电路和QVCM电路单元，QVCM电路单元连接寻址电路，QVCM电路单元和寻址电路都连接到待测器件。

片上时钟发生器电路的输出端产生三个时钟信号并输入到QVCM电路单元中，通过寻址电路选择待测器件进行检测。由于采用了寻址电路，本方案可以用较少的焊盘实现对多目标的选择，减小面积。并且由于时钟源为同一个，可以精确控制各时钟端的相位，从而提高检测精度。