[实用新型]一种实现监控CPU与开关机控制的电路

说明书

技术领域

本实用新型涉及监控电路领域，具体地讲，是涉及一种实现监控CPU与开关机控制的电路。

背景技术

中央处理器（CPU，Central Processing Unit）是一块超大规模的集成电路，是一台计算机的运算核心（Core）和控制核心（Control Unit）。它的功能主要是解释计算机指令以及处理计算机软件中的数据。CPU如果出现异常，则整个计算机系统不能正常工作，如何监控CPU的状态成为重要的技术问题；并且，如何实现远程通过CPU控制开关机，也是亟需解决的技术问题。

实用新型内容

为克服现有技术中的上述问题，本实用新型提供设计巧妙、结构简单的一种实现监控CPU与开关机控制的电路。

为了实现上述目的，本实用新型采用的技术方案如下：

一种实现监控CPU与开关机控制的电路，包括电阻R1、R2、R3、R4、R5、R6、R7、R8、R9、R10和R11，电容C1、C2、C3、C4和C5，三极管Q1、Q2和Q3，电源端，接地端，第一输入端GPIO1，第二输入端GPIO2，输出端power_cycle，计时器芯片；该计时器芯片包括U1单元和U2单元；该U1单元的第六端口通过电阻R1连接电源端，其第四端口通过电阻R2连接电源端，其第二端口通过电容C1连接接地端，其第一端口通过电阻R4连接第六端口，其第一端口还通过电阻R4连接三极管Q1的漏极；三极管Q1的源极连接接地端，其栅极通过电阻R5连接接地端，其栅极还连接第一输入端GPIO1；该U1单元的第十四端口连接电源端，其第七端口连接接地端，其第三端口通过电容C3连接接地端，其第五端口通过电阻R3连接电源端，其第五端口还连接三极管Q2的漏极；该三极管Q2的源极连接接地端，其栅极通过电阻R6连接接地端，其栅极还连接第二输入端GPIO2；该U2单元的第八端口连接三极管Q2的漏极，其第十端口通过电阻R7连接电源端，其第十端口还通过电容C4连接接地端，其第十二端口和第十三端口均通过电阻R8连接电源端，并且，其第十二端口和第十三端口均通过电容C2连接接地端，其第十一端口通过电容C5连接接地端，其第九端口通过电阻R9连接电源端，其第九端口还通过电阻R10连接三极管Q3的基极；三极管Q3的发射极连接接地端，其集电极通过电阻R11连接电源端，其集电极还连接输出端power_cycle。

具体地，该计时器芯片为NA556DR。

具体地，所述电源端为+12伏电压源。

作为优选，所述三极管Q1和Q2均为N沟道增强型MOSFET，所述三极管Q3为NPN管。

作为优选，所述电容C1和C2均为电解电容或陶瓷电容，所述电容C3和C4均为瓷片电容。

作为优先，该电阻R1阻值为10M欧姆、电阻R2阻值为10K欧姆、电阻R3阻值为10K欧姆、电阻R4阻值为10K欧姆、电阻R5阻值为100K欧姆、电阻R6阻值为100K欧姆、电阻R7阻值为10K欧姆、电阻R8阻值为1M欧姆、电阻R9阻值为10K欧姆、电阻R10阻值为10K欧姆、电阻R11阻值为47K欧姆；该电容C1为4.7uF，电容C2为4.7uF，电容C3为0.01uF，电容C4为0.1uF，电容C5为0.01uF。

与现有技术相比，本实用新型具有以下有益效果：

本实用新型利用NA556DR双计时器配合设计，比较好的实现了监控CPU工作以及开关机，并可通过调整电阻电容值来自由改变监控时间，设计灵活，通用性强，性能可靠。

附图说明

图1为本实用新型的连接示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步说明，本实用新型的实施方式包括但不限于下列实施例。

实施例