[实用新型]一种混合集成电路用多芯组瓷介电容器有效
申请号: | 201621457527.8 | 申请日: | 2016-12-28 |
公开(公告)号: | CN206340448U | 公开(公告)日: | 2017-07-18 |
发明(设计)人: | 林广;王新;常乐;陈亚东 | 申请(专利权)人: | 成都宏明电子科大新材料有限公司 |
主分类号: | H01G4/12 | 分类号: | H01G4/12;H01G4/30 |
代理公司: | 成都睿道专利代理事务所(普通合伙)51217 | 代理人: | 薛波 |
地址: | 610199 四川省成都市成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 混合 集成电路 用多芯组瓷介 电容器 | ||
技术领域
本实用新型属于电容器的技术领域,具体地说,涉及一种混合集成电路用多芯组瓷介电容器。
背景技术
现有的多芯组瓷介电容器是适用于常规电路板,电容器的温度冲击范围为-55℃至+125℃,但在混合集成电路领域,常用的基板为氧化铝,当要求导热性特别好时,基板材料为氧化铍。这类无机材料的弹性模量较大,若将电容器焊接在氧化铝基板表面,由于材料之间的热匹配性问题,电容器会受到较大的应力。其温度冲击试验的温度范围为-65℃至+150℃,次数最多可达220次。因此常规多芯组也无法承受该应力,导致芯片陶瓷体开裂,最终导致产品损坏。
实用新型内容
针对现有技术中上述的不足,本实用新型提供一种混合集成电路用多芯组瓷介电容器,本电容器适用于混合集成电路、耐温度冲击能力强。
为了达到上述目的,本实用新型采用的解决方案是:一种混合集成电路用多芯组瓷介电容器,包括一对引线,引线之间设有电容器芯片组,电容器芯片组包括若干只多层瓷介电容器芯片,多层瓷介电容器芯片的两侧设有端电极,端电极之间设有若干交错排列的内电极,同侧的多层瓷介电容器芯片的端电极组成电容器芯片组的端电极组,电容器芯片组前表面和后表面的两侧涂有侧部阻焊层,端电极组表面的上下边缘涂有端部阻焊层,端部阻焊层之间设有焊锡层,焊锡层将端电极与引线焊接连接。
优选地,引线呈片状,引线两侧向外延伸形成2对支部,支部贴合在侧部阻焊层表面。
优选地,引线下侧向内弯折形成弯折部。
本实用新型的有益效果是,本实用新型的电容器通过给电容器芯片组涂覆阻焊油墨,很好的控制了焊锡膏的用量,增加了电容器引线吸收应力的能力。其设计可在很大程度上提高电容器耐温度冲击的能力,增加产品的可靠性和应用范围。
附图说明
图1为混合集成电路用多芯组瓷介电容器的局部剖视图。
图2为混合集成电路用多芯组瓷介电容器的右视图。
附图中:
1、引线;2、多层瓷介电容器芯片;3、端电极;4、内电极;5、侧部
阻焊层;6、端部阻焊层;7、焊锡层;8、支部;9、弯折部。
具体实施方式
以下结合附图对本实用新型作进一步描述:
参照图1和图2,本实用新型提供一种混合集成电路用多芯组瓷介电容器,包括一对引线1,引线1之间设有电容器芯片组,电容器芯片组包括若干只多层瓷介电容器芯片2,多层瓷介电容器芯片2的两侧设有端电极3,端电极3之间设有若干交错排列的内电极4,同侧的多层瓷介电容器芯片2的端电极3组成电容器芯片组的端电极3组,电容器芯片组前表面和后表面的两侧涂有侧部阻焊层5,端电极3组表面的上下边缘涂有端部阻焊层6,端部阻焊层6之间设有焊锡层7,焊锡层7将端电极3与引线1焊接连接;阻焊层采用阻焊油墨。本实用新型的电容器通过给电容器芯片组涂覆阻焊油墨,很好的控制了焊锡膏的用量,增加了电容器引线1吸收应力的能力。其设计可在很大程度上提高电容器耐温度冲击的能力,增加产品的可靠性和应用范围。
本实施例中,引线1呈片状,引线1两侧向外延伸形成2对支部8,支部8贴合在侧部阻焊层5表面。
本实施例中,引线1下侧向内弯折形成弯折部9,弯折部9便于电容器的表贴安装。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都宏明电子科大新材料有限公司,未经成都宏明电子科大新材料有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201621457527.8/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种电极埋入式单层片式瓷介电容器
- 下一篇:一种反铁电脉冲功率电容器