[实用新型]一种多路读写多容量选择的FIFO控制器

权利要求书

1.一种多路读写多容量选择的FIFO控制器，其特征在于，包括：

FIFO控制电路（101），根据系统输入容量选择信号分配当前FIFO容量，调节当前FIFO读地址信号和当前FIFO写地址信号，

用户SRAM读写控制电路（102），接收FIFO控制电路（101）输出的当前FIFO容量指示信号，根据SRAM存储体电路（105）除去当前FIFO容量后的剩余容量为各用户设备分配类似FIFO操作的读写地址，

地址译码电路（103），根据系统设备地址信号输出表征系统所选当前FIFO及用户设备的选择信号，

多路选择电路（104），接收FIFO控制电路（101）输出的当前FIFO读地址信号和当前FIFO写地址信号、用户SRAM读写控制电路（102）输出的各用户设备类似FIFO操作的读写地址、地址译码电路（103）输出的选择信号，完成系统所选当前FIFO的读写操作及系统所选用户设备的类似FIFO操作，及，

SRAM存储体电路（105），具有按照当前FIFO容量划分的当前FIFO存储体空间以及各用户设备类似FIFO操作的数据存储体空间。

2.根据权利要求1所述一种多路读写多容量选择的FIFO控制器，其特征在于，所述类似FIFO操作包含但不限于RAM读写操作、堆栈操作。

3.根据权利要求1所述一种多路读写多容量选择的FIFO控制器，其特征在于，FIFO控制电路（101）包括：

FIFO容量选择电路，根据其输入端接收的系统输入容量选择信号以及SRAM存储体电路（105）中不同存储体空间的阈值选择当前FIFO容量，

当前长度信号产生电路，根据当前长度信号的值与当前FIFO容量的数值关系、FIFO写数据使能信号、FIFO读数据使能信号，依据防止写溢出和读空的原则调节当前长度信号的值，

读地址信号产生电路，在进行FIFO读操作的过程中，根据当前FIFO读地址信号与当前FIFO容量的数值关系调节当前FIFO读地址信号的值，及，

写地址信号产生电路，根据当前长度信号和当前FIFO读地址信号之和与当前FIFO容量的数值关系调节当前FIFO写地址信号。

4.根据权利要求3所述一种多路读写多容量选择的FIFO控制器，其特征在于，所述FIFO容量选择电路通过多路选择器实现，多路选择器的输入端输入SRAM存储体电路（105）中不同存储体空间的阈值，多路选择器的选择端接系统输入容量选择信号，多路选择器输出当前FIFO容量。

5.根据权利要求3所述一种多路读写多容量选择的FIFO控制器，其特征在于，所述当前长度信号产生电路：在FIFO写数据使能信号有效且当前长度信号的值在当前FIFO容量范围内时，对当前长度信号的值加一进行FIFO写操作，否则，在FIFO读数据使能信号有效且当前长度信号的值大于零时对当前长度信号的值减一进行FIFO读操作。

6.根据权利要求5所述一种多路读写多容量选择的FIFO控制器，其特征在于，所述当前长度信号产生电路包括：两个二选一数据选择器及D触发器，第一二选一数据选择器，其选择端输入FIFO读数据使能信号有效且当前长度信号值大于0的逻辑判别式，其1输入端输入当前长度信号减一的值，

第二二选一数据选择器，其选择端输入FIFO写使能信号有效且当前长度信号值在当前FIFO容量范围内的逻辑判别式，其1输入端输入当前长度信号加一的值，其0输入端接第一二选一数据选择器的输出端，

D触发器，其输入端接第二二选一数据选择器的输出端，其输出端接第一二选一数据选择器的0输入端。

7.根据权利要求3所述一种多路读写多容量选择的FIFO控制器，其特征在于，所述读地址信号产生电路：

在FIFO读数据使能信号有效且当前长度信号大于0的情况下：当前FIFO读地址信号在当前FIFO容量范围内时，对当前FIFO读地址信号进行加一操作，直至当前FIFO读地址信号超出当前FIFO容量范围时，对当前FIFO读地址信号进行归零操作；其余情况下保持当前FIFO读地址信号不变。