[实用新型]半导体封装体

说明书

技术领域

本披露涉及一种封装体，该封装体具有基底和通过形成在该基底中的多个耦接特征来耦接至该基底的帽盖。

背景技术

封装体经常包括半导体裸片和基底，该基底提供在该基底与该半导体裸片上的触头之间的接口。该封装体可以包括封料，用于将该封装体的多个元件紧固到单个离散单元中。替代性地，封装体可以包括在该基底上将该裸片封闭在腔室中的帽盖。该帽盖由粘胶耦接至该基底。通常将该粘胶施加至该基底，并且然后将该帽盖放置在该粘胶上。然后允许该粘胶硬化并固化，从而将该帽盖耦接至该基底并且保护该裸片免受外界环境或外部应力或两者影响。

遗憾的是，在将帽盖放置在已经被施加至基底以附接该帽盖的粘胶上时，该基底和该裸片变得易受溢胶影响。粘胶的溢出可能覆盖在该基底或该裸片上使该封装体以最大容量工作所必需的关键部件，如，覆盖接触焊盘。封装体的易碎性极大地增加了在制造工艺过程中处理这些封装体的困难。不使用粘胶增加了来自每个制造批次的可行封装体与半导体传感器的总百分比。

实用新型内容

一个或多个实施例提供了一种能够采用单一布局管理不同应用方案的布置。

一个或多个实施例可以涉及一种包括该驱动器电路的对应装置(例如用于汽车领域的装置，例如lambda加热器)。

一个或多个实施例可以提供一种能够驱动所有各种可能配置(例如N高压侧，P高压侧，N低压侧)的电路，具有用于宽广全领域应用方案的能力。

与具有驱动外部部件的有限可能性的解决方案相反(例如驱动在高压侧或低压侧配置中外部NMOS，具有用于PMOS驱动的不同电路)，一个或多个实施例使其能够采用单一布局驱动N型或P型MOSFETs，导致电压调节回路导通外部MOS的情形。

一个或多个实施例可以因此能够驱动外部部件(例如MOSFETs，简称MOS)的各种(名义上全部)可能配置。

一个或多个实施例可以通过采用可以与各种现有应用方案兼容并且由未来可能配置预期的(预)驱动器布局而免除现有解决方案的限制。

一个或多个实施例可以允许节省硅面积，使用少量管脚并且增加电路灵活性。

一个或多个实施例可以包括用于例如耦合至外部部件诸如MOS的栅极和源极的两个输出端子或管脚。

在一个或多个实施例中一个管脚可以耦合至外部NMOS的栅极或者外部PMOS的源极，而另一个管脚耦合至外部NMOS的源极或者外部PMOS的栅极。

根据一个方面，提供一种半导体封装体，包括：支撑基底，所述支撑基底具有第一表面和第二表面；多个非导电耦接元件，所述多个非导电耦接元件嵌入在所述基底中，所述非导电耦接元件包括：第一部分，所述第一部分具有顶表面，所述顶表面与所述基底的顶表面基本上共面，所述第一部分延伸到所述基底中；以及第二部分，所述第二部分从所述第一部分延伸穿过所述基底至所述基底的所述第二表面；第一支撑区域，所述第一支撑区域在所述基底的所述第一表面上在两个非导电耦接元件之间；第一裸片，所述第一裸片耦接至所述基底的所述第一支撑区域在所述两个非导电耦接元件之间；以及帽盖，所述帽盖耦接至所述非导电耦接元件，所述帽盖形成围绕所述第一裸片的腔室。

附图说明

在附图中，完全相同的参考标号标识相似的元件或动作，除非上下文另有指明。附图中元件的大小和相对位置不一定按比例绘制。

图1是半导体封装体的实施例的俯视平面图；

图2是沿图1的封装体的线2-2截取的横截面视图；

图3是沿图4中的封装体的线3-3截取的半导体封装体的替代性实施例的横截面视图；

图4是沿图3的半导体封装体的替代性实施例的线4-4截取的俯视平面图；

图5是封装体的替代性实施例的横截面视图；

图6是封装体的替代性实施例的横截面视图；

图7是针对图6的半导体封装体在附接帽盖之前的基底的替代性实施例的俯视平面图；

图8至图18是根据所披露的实施例的封装体制造工艺的连续步骤的横截面和俯视平面图；

图19是根据针对图8至图18示出和描述的方法来制成的最终封装体的横截面视图；

图20至图21是在根据所披露的实施例的封装体制造工艺的连续步骤处封装体的替代性实施例的横截面视图；并且

图22是根据图20至图21的实施例的已完成封装体的横截面视图。

具体实施方式