[发明专利]闪存路径中的耐高速、高电压的电路

说明书

电路包括被耦合到非易失性存储器(NVM)单元的第一字线。第一路径包括第一逆变器和晶体管。晶体管被耦合到字线。第一路径被耦合以接收第一输入电压信号。第二路径至少包括被耦合到字线的晶体管。将第二路径的至少一部分嵌入在第一路径内。第二路径被耦合以接收第二输入电压信号。

相关申请

本申请是2015年9月18日提交的美国专利申请第14/859,134号的国际申请，该美国专利申请要求于2015年6月15日提交的美国临时申请第62/175,974号的权益，这两个申请通过引用以其整体并入本文。

背景

非易失性存储器设备当前广泛应用在当电力不可用时要求信息保留的电子组件中。非易失性存储器设备可以包括只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)和电可擦除可编程只读存储器(EEPROM)设备。一些存储器阵列利用可以包括存储器元件或电荷储存层的栅极结构和晶体管。电荷储存层可以被编程为基于应用于存储器阵列或被存储器阵列接收的电压来储存数据。

一些存储器系统使用硅-氧化物-氮化物-氧化物-硅(SONOS)设备作为在NVEEPROM或闪存中的非易失性(NV)储存元件。

高电压(HV)信号和低电压(LV)信号可在非易失性存储器(NVM)设备(诸如闪存)的操作中使用。HV信号可以是高于NVM设备的电源的最高电压或低于NVM设备的接地供应(ground supply)的最低电压的电压信号。例如，当NVM设备的电源约为1.2V(例如，最高电压)时，可能需要8.3伏(V)的HV信号来对NVM单元进行编程。LV信号可以是处于或低于NVM设备的电源的最高电压或者处于或高于NVM设备的接地供应的最低电压的电压信号。换句话说，LV信号可以在电源的范围内，并且在电源范围之外的所有信号可以是HV信号。

一些NVM阵列可使用专用源极线(DSL)架构。DSL架构可以包括用于NVM阵列中的NVM单元的每列(或NVM阵列的NVM扇区中的NVM单元的每列)的专用源极线。DSL架构可以将第一路径用于HV信号，并将第二路径用于LV信号。路径彼此分开，并且HV信号穿过与LV信号不同的单独路径。由于单独的、不重叠的组件可专用于HV信号和LV信号，因此组件可占用NVM设备上的大量空间。

共源极线(CSL)架构允许在NVM单元的多个行和/或列之间的共用的源极线。例如，CSL架构可以在NVM单元的扇区中的基本上所有NVM单元之间共用CSL。在其他示例中，CSL架构可以在NVM阵列中的基本上所有NVM单元之间或在NVM扇区或阵列中的NVM单元的一个或更多个行和/或两个或更多个列之间共用CSL。CSL架构的实现允许用于每个存储器单元的硅面积的减少。

CSL架构允许HV信号和LV信号共用组件的至少一部分。HV信号穿过至少部分被嵌入在LV信号穿过的路径中的路径。因此，HV和LV信号可能不会完全地穿过独立路径，并且在重叠的HV和LV信号路径之间的至少一些组件的共用可以提供对于NVM的硅面积空间的进一步减少。

在存储器设备中实现CSL架构的设计人员可能需要特别注意控制高电压信号的应用并保持晶体管的安全工作区(SOA)。

发明内容

本公开解决了可以利用NVM设备中的额外硅区域的单独的HV和LV信号路径的上述和其他缺陷。

根据本公开的一个实施方式，提供了一种电路，包括：字线，所述字线被耦合到非易失性存储器(NVM)单元；第一路径，所述第一路径包括第一逆变器和晶体管，所述晶体管被耦合到所述字线，所述第一路径被耦合以接收第一输入电压信号；以及第二路径，所述第二路径至少包括被耦合到所述字线的所述晶体管，其中，所述第二路径的至少一部分被嵌入在所述第一路径内，所述第二路径被耦合以接收第二输入电压信号。