[发明专利]具有法拉第笼的集成电路组件

权利要求书

1.一种集成电路组件，包括：

绝缘层，具有第一表面和第二表面，所述第二表面在所述第一表面下方，其中衬底层从所述第二表面被去除；

半导体层，具有第一表面和第二表面，所述半导体层的所述第一表面接触所述绝缘层的所述第一表面；

有源器件，形成在所述半导体层的区域中；

第一导电互连层，形成导电环；

第二导电互连层，在所述导电环和所述半导体层的所述区域上方形成第一导电板；

第三导电互连层，在所述导电环、所述绝缘层和所述半导体层的所述区域下方形成第二导电板；以及

多个导电通孔，将所述导电环电耦合到所述第一导电板和所述第二导电板；

其中所述导电环、所述第一导电板、所述第二导电板和所述多个导电通孔在所述有源器件周围形成法拉第笼；以及

其中所述导电环中包括开口，所述第一导电互连层还包括被布置穿过所述导电环中的所述开口的导电连接线，以及所述导电连接线将所述有源器件电连接到在所述法拉第笼外的所述半导体层的第二区域中的第二有源器件。

2.根据权利要求1所述的集成电路组件，其中：

所述导电环围绕所述半导体层的所述区域上方的区域。

3.根据权利要求1所述的集成电路组件，还包括：

第四导电互连层，连接到所述绝缘层的所述第二表面并且在所述半导体层的所述区域下方的子绝缘体区域周围形成第二导电环；

其中：

所述第一导电互连层位于所述半导体层的所述第二表面上方；

所述第一导电环围绕所述半导体层的所述区域上方的上部区域；

所述多个导电通孔通过所述第二导电环将所述第一导电环电耦合到所述第二导电板；以及

所述第一导电环、所述第一导电板、所述第二导电板、所述第二导电环和所述多个导电通孔在所述有源器件周围形成所述法拉第笼。

4.根据权利要求3所述的集成电路组件，其中：

所述第二导电环中包括开口；

所述第四导电互连层还包括被布置穿过所述第二导电环中的所述开口的导电连接线；以及

所述导电连接线将所述有源器件电连接到在所述法拉第笼外的所述半导体层的第二区域中的第二有源器件。

5.根据权利要求3所述的集成电路组件，还包括：

第五导电互连层，在所述第一导电环与所述第一导电板之间形成第三导电环；

其中：

所述多个导电通孔通过所述第三导电环将所述第一导电环电耦合到所述第一导电板；以及

所述第一导电环、所述第一导电板、所述第二导电板、所述第二导电环、所述第三导电环和所述多个导电通孔在所述有源器件周围形成所述法拉第笼。

6.根据权利要求5所述的集成电路组件，还包括：

第六导电互连层，在所述第二导电环与所述第二导电板之间形成第四导电环；

其中：

所述多个导电通孔通过所述第四导电环将所述第二导电环电耦合到所述第二导电板；以及

所述第一导电环、所述第一导电板、所述第二导电板、所述第二导电环、所述第三导电环、所述第四导电环和所述多个导电通孔在所述有源器件周围形成所述法拉第笼。

7.根据权利要求1所述的集成电路组件，其中：

所述第一导电板和所述第二导电板被穿孔有一组孔，所述一组孔减小所述有源器件的对地电容。

8.根据权利要求1所述的集成电路组件，还包括：

第二导电环，围绕所述半导体层的所述区域并且包括多晶硅；

其中：

所述多个导电通孔还将所述第一导电环电耦合到所述第二导电环；

其中所述第一导电环、所述第一导电板、所述第二导电板、所述第二导电环和所述多个导电通孔在所述有源器件周围形成所述法拉第笼。

9.根据权利要求1所述的集成电路组件，还包括：

接合的处理晶片，具有在所有所述导电互连层上方的衬底。