[发明专利]在多核处理器中执行功率管理

说明书

在实施例中，处理器包括：多个第一核，用于独立执行指令，该多个第一核中的每个包括多个计数器，用于存储性能信息；至少一个第二核，用于执行存储器操作；以及功率控制器，用于从多个计数器中的至少一些接收性能信息、至少部分基于性能信息确定在处理器上执行的工作负载类型以及基于工作负载类型使一个或多个线程从多个第一核中的一个或多个动态迁移到至少一个第二核以供在下一个操作间隔期间执行。描述其他实施例并且对它们要求保护。

技术领域

实施例涉及系统的功率管理，并且更特定地涉及多核处理器的功率管理。

背景技术

半导体处理和逻辑设计的发展准许集成电路设备上可能存在的逻辑的数量增加。因此，计算机系统配置已从系统中的单个或多个集成电路演变成个体集成电路上的多个硬件线程、多个核、多个设备和/或完整系统。另外，随着集成电路的密度增长，计算系统（从嵌入式系统到服务器）的功率要求也逐步上升。此外，软件低效以及它的硬件要求也导致计算设备能耗增加。实际上，一些研究指示计算系统消耗整个国家（例如美国）电力供应的相当大百分比。因此，迫切需要有与集成电路关联的能量效率和节约。这些需要将随着服务器、台式计算机、笔记本、Ultrabooks™、平板、移动电话、处理器、嵌入式系统等变得更为普遍（从包含在典型的计算机、汽车和电视中到生物技术）而增加。

附图说明

图1是根据本发明的实施例的系统的一部分的框图。

图2是根据本发明的实施例的处理器的框图。

图3是根据本发明的另一个实施例的多域处理器的框图。

图4是包括多个核的处理器的实施例。

图5是根据本发明的一个实施例的处理器核的微架构的框图。

图6是根据另一个实施例的处理器核的微架构的框图。

图7是根据再另一个实施例的处理器核的微架构的框图。

图8是根据再另外的实施例的处理器核的微架构的框图。

图9是根据本发明的另一个实施例的处理器的框图。

图10是根据本发明的实施例的代表性SoC的框图。

图11是根据本发明的实施例的另一个示例SoC的框图。

图12是实施例可以与之一起使用的示例系统的框图。

图13是实施例可以与之一起使用的另一个示例系统的框图。

图14是代表性计算机系统的框图。

图15是根据本发明的实施例的系统的框图。

图16是根据本发明的实施例的功率控制逻辑的框图。

图17是根据本发明的另一个实施例包括硬件功率控制逻辑的处理器的框图。

图18是根据本发明的实施例用于控制处理器的功耗的方法的流程图。

图19是根据本发明的另一个实施例用于控制处理器的功耗的方法的流程图。

图20是根据本发明的实施例用于更新受训模型参数的方法的流程图。

图21是根据本发明的实施例的迁移逻辑的状态图。

图22是根据本发明的实施例的存储器偏向核（memory biased core）的框图。

具体实施方式