[发明专利]提供对存储器的加强重放保护有效
申请号: | 201680012383.1 | 申请日: | 2016-02-29 |
公开(公告)号: | CN107408081B | 公开(公告)日: | 2021-09-21 |
发明(设计)人: | D·M·杜汉姆;S·查博拉;J·吴;M·朗;E·M·吉什奈弗司基 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F12/14 | 分类号: | G06F12/14;G06F21/71;G06F21/79;H04L9/06;H04L9/08 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 黄嵩泉 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 提供 存储器 加强 重放 保护 | ||
在实施例中,一种处理器包括:至少一个用于执行指令的核;耦合至所述至少一个核以存储数据的高速缓存存储器;以及耦合至所述至少一个核的跟踪器高速缓存存储器。所述跟踪器高速缓存存储器包括用于存储完整性值的条目,所述完整性值与有待写入到耦合至所述处理器的存储器中的数据块相关联。描述并要求保护了其他实施例。
技术领域
实施例涉及对存储器的保护。
背景技术
对计算系统的基于存储器的攻击越来越令人担忧。由于缺乏保密性、完整性、以及回滚保护,广泛范围的攻击可能盗取有价值的数据(具体地当被存储于存储器中时)并获得对系统的控制。现有的方案要么提供部分保护以努力降低性能开销,要么提供更稳健的保护但具有高性能和高存储开销,这使得此类技术不适合广泛采用。
附图说明
图1是根据实施例的处理器的框图。
图2是根据本发明的实施例的一种用于处置写入操作的方法的流程图。
图3是根据本发明的实施例的一种用于处置读取操作的方法的流程图。
图4是根据本发明一个实施例的一种密钥更新方法的流程图。
图5是根据本发明另一实施例的一种密钥更新方法的流程图。
图6是根据本发明的实施例的MAC存储装置的框图。
图7是根据本发明的实施例的方法的流程图。
图8是根据本发明的实施例的系统的一部分的框图。
图9是根据本发明的另一实施例的一种用于执行密钥更新操作的方法的流程图。
图10是根据实施例的一种基于计数器的防回滚的展示。
图11是根据另一实施例的基于MAC的读取操作和写入操作的流程图。
图12是根据本发明的另一实施例的一种用于执行对MAC行的密钥更新或刷新的方法的流程图。
图13是可以与实施例一起使用的示例系统的框图。
图14是可以与实施例一起使用的示例系统的框图。
图15是根据本发明的实施例的系统的框图。
具体实施方式
实施例可以用来从根本上保护和防止任何粒度级别的重放攻击。换言之,提供了真实的重放保护,因为一旦利用数据对给定存储器位置进行更新或利用与当前密钥相关联的完整性值对所述给定存储器位置加以保护,重放不能使用旧值进行工作。
应理解的是,虽然在此所描述的实施例提供对系统存储器的保护,实施例同样地适用于保护充当信任边界的受保护处理器封装体外部的任何存储器或存储装置中的信息存储。这样,实施例同样地适用于闪存、磁盘驱动、远程存储装置(比如通过网络可访问的远程存储装置)、以及其他的处理器外部存储器和存储设备中的信息存储。
现在参照图1,示出了根据实施例的处理器的框图。如图1中所示,处理器100被实现为多核处理器并且可以采用片上系统(SoC)或其他多核处理器的形式。作为示例,实施例可以用于众核处理器中,所述众核处理器适用于并入各种计算系统,范围从便携式设备(比如智能电话、平板计算机等)到客户端计算机系统和服务器计算机系统。
如所展示的,处理器100包括多个核110a至110n。在不同实施例中,核110可以是同构核的集合或异构核的混合。在一些情况下,核110可以被实现为有序的、乱序的或此类核的组合。另外,存在图形处理单元(GPU)120。在一些情况下,提供了单个图形处理器以便使用与核110不同的流水线架构来执行专门的图形处理。当然,应理解的是,在一些情况下,可以提供多个GPU,而在其他情况下,处理器可以不包括专用的GPU。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201680012383.1/2.html,转载请声明来源钻瓜专利网。