[发明专利]半导体存储装置的改写方法以及半导体存储装置

说明书

包括：第一改写步骤，向多个位线以及多个源极线的双方施加预充电电压；第二改写步骤，向选择位线或选择源极线的任一方施加改写电压；第三改写步骤，向选择位线以及选择源极线的双方施加改写电压；第四改写步骤，向选择位线或选择源极线的任一方施加预充电电压；以及第五改写步骤，向选择位线以及选择源极线的双方施加预充电电压。

技术领域

本公开涉及，半导体存储装置的改写方法以及半导体存储装置。

背景技术

半导体存储装置，用于嵌入设备、计算机或信息通信设备等。近几年，为了实现半导体存储装置的大容量化、小型化、高速改写、高速读出以及工作的低耗电化，而广泛地进行技术开发。

特别是，将电阻变化元件作为存储元件利用的电阻变化存储器(ReRAM：ResistiveRandom Access Memory)的特征是，与以往的闪存相比，能够以高速且低消耗电力进行改写。

电阻变化元件是，具有电阻值因电信号而可逆变化的性质，还能够存储与电阻变化元件的可逆变化的电阻值对应的数据的元件。

作为利用了电阻变化元件的半导体存储装置，一般周知的半导体存储装置是，在被配置为正交的字线和位线的交点的位置，将MOS(Metal Oxide Semiconductor)晶体管和电阻变化元件串联连接的所谓1T1R型的存储器单元以矩阵状阵列配置的半导体存储装置。

而且，若半导体存储装置成为细微化，则MOS晶体管的尺寸变小，MOS晶体管的氧化膜成为薄膜化。据此，TDDB(Time Dependent Dielectric Breakdown)或HCI(Hot CarrierInjection)等的特性恶化。因此，向MOS晶体管难以施加高电压。例如，向1.1V系MOS晶体管难以施加3V的偏压。

于是，专利文献1示出，用于向MOS晶体管施加高电压的方法。具体而言，向MOS晶体管的漏极以及源极施加预充电电压。据此，施加到MOS晶体管的栅极的施加偏压大幅度地降低，成为针对基于半导体存储装置的细微化的问题的有效手段。

(现有技术文献)

(专利文献)

专利文献1：日本特开2011－248953号公报

发明内容

发明要解决的问题

然而，例如，在作为从向MOS晶体管的漏极以及源极施加预充电电压的状态，同时施加写入电压的方式的同时脉冲方式中，会有因布线延迟等而施加写入电压的定时错开的情况。据此，在同时脉冲方式中，用于使电阻变化元件的电阻值变化的施加脉冲的波形不稳定。如此，存在的问题是，波形不稳定的施加脉冲(以下，称为波形不稳定型的施加脉冲)发生多个，施加脉冲宽度的不均匀增大。

鉴于所述问题，本公开提供在因布线延迟等而施加写入电压的定时错开时，能够抑制多个波形不稳定型的施加脉冲的发生以及施加脉冲宽度的不均匀的半导体存储装置的改写方法以及半导体存储装置。

解决问题所采用的手段

为了解决所述问题，本公开的实施方案之一涉及的半导体存储装置的改写方法，所述半导体存储装置具备存储器单元阵列、多个字线、多个位线、以及多个源极线，在从所述多个字线中将至少一个字线选择为选择字线、且从所述多个位线中将至少一个位线选择为选择位线、且从所述多个源极线中将至少一个源极线选择为选择源极线时，包括：第一改写步骤，向所述多个位线以及所述多个源极线的双方施加预充电电压；第二改写步骤，向所述选择位线或所述选择源极线的任一方施加改写电压；第三改写步骤，向所述选择位线以及所述选择源极线的双方施加改写电压；第四改写步骤，向所述选择位线或所述选择源极线的任一方施加预充电电压；以及第五改写步骤，向所述选择位线以及所述选择源极线的双方施加预充电电压。