[发明专利]互连中的伪随机比特序列

说明书

在示例中，线性反馈移位寄存器(LFSR)向互连提供伪随机比特序列(PRBS)以用于训练、测试和加扰目的。所述互连可以包括状态机，其具有包括回环(LOOPBACK)、居中(CENTERING)、重新居中(RECENTERING)和活动(ACTIVE)状态等的状态。所述互连被允许经由边带信号从“CENTERING”移动到“LOOPBACK”。在LOOPBACK、CENTERING和RECENTERING中，PRBS用于训练和测试目的以电气地表征和测试所述互连，并且定位参考电压V_ref的中点。向每个通道提供唯一的、非相关的PRBS，使用一个公共输出比特来计算该PRBS。还可以在每个时钟周期计算每个通道的多个比特，使得LFSR可以按照比所述互连更慢的时钟速率来运行。还可以提供选择网络，使得根据需要，可以提供“受害方”、“侵害方”和“中立方”通道以用于测试目的。

相关申请的交叉引用

本申请要求享有于2015年3月26日提交的题为“PSEUDORANDOM BIT SEQUENCES INAN INTERCONNECT”的美国非临时专利申请No. 14/669,743的优先权和权益，通过引用将该美国非临时专利申请的全部内容并入本文中。

技术领域

本公开涉及计算系统，并且更具体地(但不排他地)涉及点到点互连。

背景技术

半导体处理和逻辑设计的进步允许了可能存在于集成电路器件上的逻辑的量的增加。作为推论，计算机系统配置已经从系统中的单个或多个集成电路演变为个体集成电路上存在的多个核、多个硬件线程以及多个逻辑处理器、以及集成在这种处理器内的其它接口。处理器或集成电路典型地包括单个物理处理器管芯，其中处理器管芯可以包括任何数量的核、硬件线程、逻辑处理器、接口、存储器、控制器集线器等。

由于将更多的处理能力嵌入在较小的封装体中的能力更大，因此较小的计算设备已经越来越流行。智能电话、平板电脑、超薄笔记本计算机以及其它用户设备已呈指数增长。然而，这些较小的设备依赖于既用于数据存储又用于超过形状因子的复杂处理的服务器。结果，高性能计算市场(即，服务器空间)的需求还在增加。例如，在现代服务器中，通常不仅存在具有多个核的单个处理器，还存在用于增大计算能力的多个物理处理器(也称为多个插槽)。但是当处理能力随着计算系统中的设备数量的增长而增长时，插槽和其它设备之间的通信变得更加关键。

事实上，互连已经从主要处理电气通信的更传统的多点总线发展到便于快速通信的充分扩展的互连架构。不幸的是，由于对未来处理器以甚至更高速率消耗的需求，对现有互连架构的能力也提出了相应的需求。

附图说明

图1示出了包括互连架构的计算系统的实施例。

图2示出了包括分层的栈的互连架构的实施例。

图3示出了在互连架构内要生成的或要接收的请求或数据包的实施例。

图4示出了用于互连架构的发射机和接收机对的实施例。

图5示出了多芯片封装体的实施例。

图6是多芯片封装体链路(MCPL)的简化框图。

图7是示例性MCPL上的示例性信令的表示。

图8是示出示例性MCPL中的数据通道的简化框图。

图9是示出MCPL的实施例中的示例性串扰消除技术的简化框图。

图10是示出MCPL的实施例中的示例性串扰消除部件的简化电路图。

图11是MCPL的简化框图。

图12是使用逻辑PHY接口(LPIF)与多个协议的上层逻辑进行接口的MCPL的简化框图。

图13是与链路的恢复相关的示例性MCPL上的示例性信令的表示。