[发明专利]分裂栅闪存阵列和逻辑器件的集成

说明书

本发明公开了一种存储器设备，所述存储器设备包括具有存储器区域(16)和逻辑器件区域(18)的半导体衬底。多个存储器单元形成于所述存储器区域中，每个存储器单元包括第一源极区和第一漏极区，其间具有第一沟道区；设置在所述第一沟道区的第一部分上方的浮栅；设置在所述浮栅上方的控制栅；设置在所述第一沟道区的第二部分上方的选择栅；以及设置在所述源极区上方的擦除栅。多个逻辑器件形成于所述逻辑器件区域中，每个逻辑器件包括第二源极区和第二漏极区，其间具有第二沟道区；以及设置在所述第二沟道区上方的逻辑门。所述衬底上表面在所述存储器区域中比在所述逻辑器件区域中凹陷得更低，使得所述更高的存储器单元具有与所述逻辑器件类似的上部高度。

相关专利申请

本申请要求2015年3月4日提交的美国临时申请62/128,322的权益，并且该申请以引用方式并入本文。

技术领域

本发明涉及闪存单元阵列，并且更具体地讲，涉及闪存阵列在与逻辑器件相同的晶圆上的集成。

背景技术

已知将核心逻辑器件(诸如高电压、输入/输出和/或模拟设备)在相同衬底上形成为非易失性存储器设备(即，通常称为嵌入式存储器设备)。这对于分裂栅非易失性存储器设备尤其如此，其中存储器单元架构包括部分或完全地堆叠在其他栅极上方的栅极。然而，随着逻辑器件的器件几何形状不断缩小，在衬底表面上方的闪存单元的高度变得远远大于在相同衬底上形成的逻辑器件的高度。尝试以与逻辑器件相同的速率缩小衬底表面上方的存储器单元的高度可能导致泄漏或其他不利影响。

发明内容

上述问题由存储器设备解决，该存储器设备具有包括存储器区域和逻辑器件区域的半导体衬底，其中存储器区域中的衬底的上表面凹陷得低于逻辑器件区域中的衬底的上表面；形成于衬底的存储器区域中的多个存储器单元；以及形成于衬底的逻辑器件区域中的多个逻辑器件。存储器单元中的每一个包括形成于衬底中的第一源极区，形成于衬底中的第一漏极区，其中第一沟道区限定在衬底中在第一源极区和第一漏极区之间，设置在第一沟道区的与源极区相邻的第一部分上方并且与其绝缘的浮栅，设置在浮栅上方并且与其绝缘的控制栅，设置在第一沟道区的与漏极区相邻的第二部分上方并且与其绝缘的选择栅，以及设置在源极区上方并且与其绝缘的擦除栅。逻辑器件中的每一个包括形成于衬底中的第二源极区，形成于衬底中的第二漏极区，其中第二沟道区限定在衬底中在第二源极区和第二漏极区之间，以及设置在第二沟道区上方并且与其绝缘的逻辑门。

形成存储器设备的方法包括在具有存储器区域和逻辑器件区域的半导体衬底的表面上形成一个或多个保护层；从衬底的存储器设备区域移除一个或多个保护层，同时将一个或多个保护层保留在衬底的逻辑器件区域中；执行在存储器区域中的衬底表面上形成氧化物层的氧化工艺，其中氧化工艺消耗并降低存储器区域中的衬底表面的高度，使得存储器区域中的衬底的表面凹陷得低于逻辑器件区域中的衬底的表面；从衬底的逻辑器件区域移除一个或多个保护层；从衬底的存储器区域移除氧化物层；在衬底的存储器区域中形成多个存储器单元；以及在衬底的逻辑器件区域中形成多个逻辑器件。存储器单元中的每一个包括形成于衬底中的第一源极区；形成于衬底中的第一漏极区，其中第一沟道区限定在衬底中在第一源极区和第一漏极区之间；设置在第一沟道区的与源极区相邻的第一部分上方并且与其绝缘的浮栅；设置在浮栅上方并且与其绝缘的控制栅；设置在第一沟道区的与漏极区相邻的第二部分上方并且与其绝缘的选择栅；以及设置在源极区上方并且与其绝缘的擦除栅。逻辑器件中的每一个包括形成于衬底中的第二源极区，形成于衬底中的第二漏极区，其中第二沟道区限定在衬底中在第二源极区和第二漏极区之间，以及设置在第二沟道区上方并且与其绝缘的逻辑门。