[发明专利]非易失性存储装置的快速读取

权利要求书

1.一种电路，包括：

多个感测放大器和多个高速缓存，每感测放大器一个高速缓存器，其中经由各个位线将每个感测放大器连接到字线中的各个存储器单元，所述各个位线包括每隔一个的位线的第一集合和每隔一个的位线的第二集合，并且所述多个感测放大器和所述多个高速缓存被布置在包括第一层和第二层的多个层对中，其中：

所述第一层包括N个感测放大器以及N个高速缓存，所述N个感测放大器包括与所述每隔一个的位线的第一集合相关联的N/2个感测放大器以及与所述每隔一个的位线的第二集合相关联的N/2个感测放大器，并且所述N个高速缓存包括N/2个高速缓存的第一集合以及N/2个高速缓存的第二集合；

所述第二层包括N个感测放大器以及N个高速缓存，所述N个感测放大器包括与所述每隔一个的位线的第一集合相关联的N/2个感测放大器以及与所述每隔一个的位线的第二集合相关联的N/2个感测放大器，并且所述N个高速缓存包括N/2个高速缓存的第一集合以及N/2个高速缓存的第二集合；以及

大小为N位的数据总线，所述数据总线包括输入路径，所述输入路径在第一模式中被连接到所述第一层的N/2个高速缓存的第一集合并被连接到所述第二层的N/2个高速缓存的第一集合，以及在第二模式中被连接到所述第一层的N/2个高速缓存的第二集合并被连接到所述第二层的N/2个高速缓存的第二集合。

2.如权利要求1所述的电路，还包括:

在所述第一层中，被连接到所述第一层的N个高速缓存的第一选择线；以及

在所述第二层中，被连接到所述第二层的N个高速缓存的第二选择线。

3.如权利要求2所述的电路，还包括:

控制电路，所述控制电路被配置为使得所述第一选择线在所述第一模式和所述第二模式中选择所述第一层的N个高速缓存，并且使得所述第二选择线在所述第一模式和所述第二模式中选择所述第二层的N个高速缓存。

4.如权利要求2或3所述的电路，还包括:

被连接到所述第一层的N/2个高速缓存的第一集合的N/2个高速缓存访问线的第一集合，每高速缓存一个高速缓存访问线；

被连接到所述第一层的N/2个高速缓存的第二集合的N/2个高速缓存访问线的第二集合，每高速缓存一个高速缓存访问线；

被连接到所述第二层的N/2个高速缓存的第一集合的N/2个高速缓存访问线的第三集合，每高速缓存一个高速缓存访问线；

被连接到所述第二层的N/2个高速缓存的第二集合的N/2个高速缓存访问线的第四集合，每高速缓存一个高速缓存访问线；

N/2个晶体管的第一集合，所述N/2个晶体管的第一集合的每个晶体管被连接到N/2个高速缓存访问线的所述第一集合的N/2个高速缓存访问线中的一个，被连接到N/2个高速缓存访问线的所述第二集合的N/2个高速缓存访问线中的一个，并且被连接到所述数据总线；以及

N/2个晶体管的第二集合，所述N/2个晶体管的第二集合的每个晶体管被连接到N/2个高速缓存访问线的所述第三集合的N/2个高速缓存访问线中的一个，被连接到N/2个高速缓存访问线的所述第四集合的N/2个高速缓存访问线中的一个，并且被连接到所述数据总线。

5.如权利要求1所述的电路，还包括:

在所述第一层中，被连接到所述第一层的N/2个高速缓存的第一集合的一个选择线以及被连接到所述第一层的N/2个高速缓存的第二集合的另一选择线；以及

在所述第二层中，被连接到所述第二层的N/2个高速缓存的第一集合的一个选择线以及被连接到所述第二层的N/2个高速缓存的第二集合的另一选择线。

6.如权利要求5所述的电路，还包括:

控制电路，所述控制电路在所述第一模式中被配置为使得所述第一层的一个选择线选择所述第一层的N/2个高速缓存的第一集合并且使得所述第二层的一个选择线选择所述第二层的N/2个高速缓存的第一集合，以及在所述第二模式中被配置为使得所述第一层的另一选择线选择所述第一层的N/2个高速缓存的第二集合并且使得所述第二层的另一选择线选择所述第二层的N/2个高速缓存的第二集合。