[发明专利]配置用于栅极过偏置的晶体管和由此而来的电路

权利要求书

1.一种电子电路，包括：

用于将输入/输出I/O节点上拉到第一电压的上拉晶体管；

用于将所述上拉晶体管耦合到所述I/O节点的第一隔离晶体管；

用于将所述I/O节点下拉到第二电压的下拉晶体管；以及

用于将所述下拉晶体管耦合到所述I/O节点的第二隔离晶体管，

其中所述上拉晶体管和所述下拉晶体管包括支持第一最大漏源电压和第一最大栅源电压的第一金属氧化物半导体晶体管MOSFET器件，并且其中所述第一隔离晶体管和所述第二隔离晶体管包括支持所述第一最大漏源电压和大于所述第一最大栅源电压的第二最大栅源电压的第二MOSFET器件，并且其中第二栅源电压被施加于所述第一和第二隔离晶体管的栅极电极处，其中所述第二栅源电压被配置在大于所述上拉晶体管和下拉晶体管的第一栅源电压的电压电平处，其中所述第一隔离晶体管和所述第二隔离晶体管在相对于所述第一隔离晶体管和所述第二隔离晶体管的源极节点和漏极节点的过偏置情况中操作。

2.如权利要求1所述的电子电路，其中，第一漏源操作电压和所述第一栅源电压是相同的。

3.如权利要求1所述的电子电路，其中，第一漏源操作电压和所述第二栅源电压配置成使得所述第二MOSFET器件在三极管工作区域中操作。

4.如权利要求1所述的电子电路，其中，所述上拉晶体管包括P型MOSFET器件，而所述下拉晶体管包括N型MOSFET器件。

5.如权利要求1所述的电子电路，其中，所述第一隔离晶体管和所述第二隔离晶体管中的每一者包括N型MOSFET器件。

6.如权利要求1所述的电子电路，进一步包括与所述第二隔离晶体管串联的至少一个电阻器。

7.如权利要求1所述的电子电路，进一步包括用于选择性地激活所述第一隔离晶体管和所述第二隔离晶体管的逻辑装置。

8.如权利要求1所述的电子电路，进一步包括与所述下拉晶体管串联的电阻电路。

9.一种电子电路，包括：

用于将输入/输出I/O节点上拉到第一电压的上拉晶体管；

用于将所述上拉晶体管耦合到所述I/O节点的第一隔离晶体管；

用于将所述I/O节点下拉到第二电压的下拉晶体管；以及

用于将所述下拉晶体管耦合到所述I/O节点的第二隔离晶体管，其中

所述上拉晶体管和所述下拉晶体管包括支持第一最大漏源电压和第一最大栅源电压的第一金属氧化物半导体晶体管MOSFET器件，并且其中所述第一隔离晶体管和所述第二隔离晶体管包括支持所述第一最大漏源电压和大于所述第一最大栅源电压的第二最大栅源电压的第二MOSFET器件，其中所述第二最大栅源电压被施加于所述第一和第二隔离晶体管的栅极电极被配置成在过偏置情况中操作所述第一隔离晶体管和所述第二隔离晶体管；并且其中

每一个所述第一MOSFET器件具有第一栅极氧化物厚度和第一沟道长度，其中每一个所述第二MOSFET器件具有第二栅极氧化物厚度和第二沟道长度，其中所述第一沟道长度和所述第二沟道长度基本上相同，并且其中所述第二栅极氧化物厚度基本上大于所述第一栅极氧化物厚度。