[发明专利]识别总线上附件模块的方法、主机装置、音频设备和系统有效
申请号: | 201680014918.9 | 申请日: | 2016-03-08 |
公开(公告)号: | CN107408089B | 公开(公告)日: | 2020-12-11 |
发明(设计)人: | W·兹瓦特 | 申请(专利权)人: | 思睿逻辑国际半导体有限公司 |
主分类号: | G06F13/16 | 分类号: | G06F13/16;G06F13/22;G06F13/42 |
代理公司: | 北京北翔知识产权代理有限公司 11285 | 代理人: | 郑建晖;陈璐 |
地址: | 英国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 识别 线上 附件 模块 方法 主机 装置 音频设备 系统 | ||
提供了一种用于在主机模块中使用、用于识别总线上的至少一个附件模块的方法,其中该总线被配置为允许多个附件模块连接到该主机模块。该方法包括向连接到该总线的任一附件模块发送一个询问,该询问涉及该附件模块或每个附件模块是否满足一个指定的标准;以及从连接到该总线、满足所述指定的标准的任一附件模块接收同步响应,其中所述响应对于该询问是特定的,但对于个体模块的有效唯一区别特征不是特定的。然后可以由所述同步响应的集合中含有的冗余信息确定是(a)不存在满足所述指定的标准的附件模块,还是(b)存在至少一个附件模块满足所述指定的标准。
技术领域
本发明涉及对数据总线上的模块的识别,特别是当一个主站(master)模块可以结合一个或多个从站(slave)模块使用时。特别是,当一个主机装置可以结合一个或多个可拆卸的附件模块使用时可以执行所述识别。
背景技术
在多个附件模块通过总线连接到一个主机装置的情形下,主机装置能够单独地寻址附件模块可能是必须的。识别附件模块并且为它们分配单独的总线地址空间的过程被称为枚举(enumeration)。
枚举过程通常涉及从主机装置到可能存在的任一附件模块的一系列广播询问。满足询问中的标准的任一模块可以响应。根据存在哪些模块,可以存在单模块响应、无模块响应或多模块响应。未响应的模块通常将不影响介质上的信号电平。当无模块响应特定的询问时,总线上的电压电平或逻辑电平可能因此是不确定的并且响应是模糊不清的或无法解释的。为了避免此问题,在例如在单根导线上发信号的总线的情况下,可以存在被设置成使得如果无模块响应则逻辑电平是明确定义的值的有源电路系统或无源电路系统。
类似地,总线可以包括确保当多个模块提供逻辑信号到总线上时可以以确定的方式解析所得到的逻辑信号电平的机制。
这样的机制的实例包括I2C和SoundWireTM。
然而,因为多种原因,包括EMI(电磁干扰)发射或EMI易感性,总线优选地包括一对导体或导线,信号作为差分信号经所述一对导体或导线传输,即一根导线携带的信号与另一根导线携带的信号相等但相对于某个限定的共模电压相反。然而,差分传输配置传输的有利属性依赖于导体布置的对称性,因此不期望设置不对称的上拉(pull-up)。
还存在区分仅一个模块响应的情形和当多个模块响应时的情形的问题。如果这样的回复是不可区分的,则枚举算法可能过于低效。
发明内容
根据本发明的第一方面,提供了一种用于在主机装置中使用、识别总线上的至少一个附件模块的方法,其中该总线被配置为允许多个附件模块连接到该主机装置,该方法包括:
向连接到该总线的任一附件模块发送一个询问,该询问涉及该附件模块或每个附件模块是否满足一个指定的标准;
从连接到该总线、满足所述指定的标准的任一附件模块接收同步响应,其中所述响应对于该询问是特定的,但对于个体模块的有效唯一区别特征不是特定的;
由所述同步响应的集合(aggregate)中含有的冗余信息确定是(a)不存在满足所述指定的标准的附件模块,还是(b)存在至少一个附件模块满足所述指定的标准。
这具有可以将空响应和多响应二者与单模块响应区分开且没有降低差分传输介质的对称性的优点。
附图说明
现在将仅通过实施例的方式参考附图描述本发明的实施方案,其中:
图1例示了一个音频系统;
图2示出了系统的操作方法;
图3是示出了在该方法中传输的信号的时间关系曲线;
图4是示出了在该方法中传输的其他信号的时间关系曲线;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于思睿逻辑国际半导体有限公司,未经思睿逻辑国际半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201680014918.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:用于计算系统的统一系统宽寻址
- 下一篇:输入/输出控制器访问通道的动态配置