[发明专利]共享缓冲存储器路由

说明书

共享存储器控制器通过共享存储器链路从另一第一共享存储器控制器接收微片，其中该微片包括节点标识符（ID）字段和共享存储器的特定行的地址。节点ID字段标识第一共享存储器控制器对应于该微片的源。此外，至少根据该微片的地址字段确定第二共享存储器控制器，其中第二共享存储器控制器连接到与所述特定行对应的存储器元件。根据路由路径使用共享存储器链路将该微片转发至第二共享存储器控制器。

相关申请的交叉引用

本申请要求对2015年3月27日提交的题为“SHARE BUFFERED MEMORY ROUTING（共享缓冲存储器路由）”的美国非临时专利申请号14/670,578的权益和优先权，其全部内容通过引用并入本文。

技术领域

本公开涉及计算系统，并具体（但非排它地）涉及计算系统中的组件之间的存储器访问。

背景技术

半导体处理和逻辑设计的进步已允许可存在于集成电路设备上的逻辑的数量上的增加。作为必然结果，计算机系统配置已从系统中的单个或多个集成电路演进为存在于各个集成电路上的多个核、多个硬件线程和多个逻辑处理器以及集成在此类处理器内的其它接口。处理器或集成电路通常包括单个物理处理器管芯，其中处理器管芯可包括任何数量的核、硬件线程、逻辑处理器、接口、存储器、控制器中枢等。

由于具有更强的能力以在更小的封装中装配更多的处理功率，更小的计算设备的普及度增加。智能电话、平板、超薄笔记本以及其它用户设备已经呈指数级增长。然而，这些更小的设备依赖于用于超出形状因子的复杂处理和数据存储二者的服务器。因此，高性能计算市场（即，服务器空间）方面的需求也已经增加。例如，在现代服务器中，通常不仅存在具有多个核的单个处理器，还存在多个物理处理器（也称为多个插槽）以增加计算能力。但随着处理能力与计算系统中的设备数量一同增长，插槽和其它设备之间的通信变得更加关键。

实际上，互连已从原来处理电通信的更传统的多点分支总线成长为促进快速通信的充分发展的互连架构。不幸的是，随着未来处理器以甚至更高速率消耗的需求，对于现存互连架构的能力寄托了对应的需求。

附图说明

图1图示出包括互连架构的计算系统的实施例。

图2图示出包括分层栈的互连架构的实施例。

图3图示出要在互连架构内生成或接收的请求或分组的实施例。

图4图示出用于互连架构的发射器和接收器对的实施例。

图5图示出与高性能通用输入/输出（GPIO）互连相关联的分层协议栈的实施例。

图6图示出示例多槽微片的表示。

图7图示出利用缓冲存储器访问的示例系统。

图8A图示出示例节点的实施例的简化框图。

图8B图示出包括多个节点的示例系统的实施例的简化框图。

图8C图示出包括多个节点的示例系统的实施例的另一简化框图。

图9是根据示例共享存储器链路传输的数据的表示。

图10A是根据共享存储器链路的另一示例传输的数据的表示。

图10B是数据框架化（framing）令牌的示例开始的表示。

图11是根据共享存储器链路的另一示例传输的数据的表示。

图12图示出被修改以用于在共享存储器架构内路由的示例多槽微片的表示。

图13A-13B是图示出用于在共享存储器架构内路由事务的示例技术的流程图。

图14图示出用于包括多核处理器的计算系统的框图的实施例。