[发明专利]用于图像处理器的能量高效的处理器核心架构

说明书

描述了一种装置。该装置包括用于提取和发出指令的程序控制器。该装置包括具有用于执行指令的至少一个执行单元的执行通道。该执行通道是被耦合到二维移位寄存器阵列结构的执行通道阵列的一部分，其中，执行通道阵列中的执行通道位于对应阵列位置处，并且被耦合到二维移位寄存器阵列中的同一对应阵列位置处的专用寄存器。

技术领域

本发明的领域一般地涉及图像处理，并且更具体地，涉及用于图像处理器的能量高效处理器核心架构。

背景技术

图像处理通常涉及被组织成阵列的像素值的处理。这里，空间上组织的二维阵列捕获图像的二维性质(附加维度可以包括时间(例如，二维图像序列)和数据类型(例如，颜色))。在通常情况下，由已经生成静止图像或帧序列以捕获运动图像的相机来提供阵列像素值。传统的图像处理器通常落在两个极端中的任一侧。

第一极端将图像处理认为作为在通用处理器或类通用处理器(例如，具有向量指令增强的通用处理器)上执行的软件程序来执行。虽然第一极端通常提供高度通用的应用软件开发平台，但是其使用更细粒度的数据结构以及相关的开销(例如，指令提取和解码、片上和片外数据的处理、推测执行)最终导致在程序代码的执行期间每单位数据消耗更大量的能量。

第二相对的极端将固定功能硬接线电路应用于更大的数据块。使用直接应用于定制设计电路的较大(相对于较细粒度)的数据块大大降低了每单位数据的功耗。然而，使用定制设计的固定功能电路通常导致处理器能够执行的有限任务集合。因此，在第二极端下缺乏(与第一极端相关联的)广泛通用的编程环境。

提供高度通用的应用软件开发机会与每单位数据的提高的功效两者相结合的技术平台仍然是期望但缺失的解决方案。

发明内容

描述了一种装置。该装置包括用于提取和发出指令的程序控制器。该装置包括具有用于执行指令的至少一个执行单元的执行通道。该执行通道是被耦合到二维移位寄存器阵列结构的执行通道阵列的一部分，其中，执行通道阵列中的执行通道位于对应阵列位置处，并且被耦合到二维移位寄存器阵列中的同一对应阵列位置处的专用寄存器。

附图说明

以下描述和附图用于说明本发明的实施例。在附图中：

图1示出图像处理器硬件架构的实施例；

图2a、2b、2c、2d和2e图示将图像数据解析成线组、将线组解析成表片、以及在具有重叠蒙板的表片上执行的操作；

图3a示出蒙板处理器的实施例；

图3b示出蒙板处理器的指令字的实施例；

图4示出蒙板处理器内的数据计算单元的实施例；

图5a、5b、5c、5d、5e、5f、5g、5h、5i、5j和5k图示使用二维移位阵列和执行通道阵列来利用重叠蒙板确定一对相邻输出像素值的示例；

图6a示出用于集成执行通道阵列和二维移位阵列的单元单体的实施例；

图6b示出执行通道ALU的实施例；

图7a图示第一二维寄存器阵列结构互连方案；

图7b图示第二二维寄存器阵列结构互连方案；

图8a图示二维寄存器阵列结构的第一行或列；

图8b图示二维寄存器阵列结构的第二行或列；

图8c图示耦合到存储器单元的图8b的行；

图8d示出另一环形实施例；

图8e示出节能电路；

图9涉及寄存器堆内的寄存器的较高位宽的操作；