[发明专利]在基于处理器的系统中将功率轨选择性耦合到存储器域

说明书

本发明揭示在基于处理器的系统中将功率轨选择性耦合到存储器域以便减少或避免在逻辑域中提供既定去耦电容的需要。为了避免或减少在逻辑域中提供额外既定去耦电容以减缓逻辑功率轨上的电压下降，提供功率轨选择电路。所述功率轨选择电路配置成在逻辑功率轨可满足存储器阵列的最小操作电压时将存储器域耦合到所述逻辑功率轨。所述存储器阵列的所述额外固有去耦电容耦合到所述逻辑功率轨。然而，如果所述逻辑功率轨的所述操作电压在所述逻辑域不需要较高操作功能性时按比例缩小到低于所述存储器阵列的所述最小操作电压，那么所述功率轨选择电路配置成将所述存储器域耦合到单独的存储器功率轨。

优先权申请

本申请案请求2015年4月15日申请且标题为“在基于微处理器的系统中将功率轨选择性耦合到存储器域以减小逻辑域中的既定去耦电容(SELECTIVE COUPLING OF POWERRAIL(S)TO MEMORY DOMAIN(S)IN A MICROPROCESSOR-BASED SYSTEM TO REDUCEINTENTIONAL DECOUPLING CAPACITANCE IN LOGIC DOMAIN(S))”的美国临时专利申请案第62/147,862号的优先权，所述临时专利申请案以全文引用的方式并入本文中。

本申请案还请求2016年3月31日申请且标题为“在基于处理器的系统中将功率轨选择性耦合到存储器域(SELECTIVE COUPLING OF POWER RAILS TO A MEMORY DOMAIN(S)IN A PROCESSOR-BASED SYSTEM)”的美国专利申请案第15/087,377号的优先权，所述申请案以全文引用的方式并入本文中。

技术领域

本发明的技术大体上涉及采用多个电压域的基于处理器的系统。

背景技术

电路的设计越来越考虑到功率节省。对于电池供电的便携式电子装置，尤其是这种情况。常见实例包含移动电话和膝上型计算机和其它。增加的功率消耗不合需要地导致较快的电池耗尽更快和较短的电池寿命。根据有功功率方程式P＝CV²f，节省功率的一个方法是降低电路的操作频率。然而，减小操作频率导致较低的电路性能(即，速度)。节省功率的另一方法是降低操作电压，因为通常对于操作电压的给定减小，有功功率以平方方式减小。然而，降低电路中的操作电压降低速度性能，这可能也是不合需要的。此外，电路的某些单元或组件可具有最小操作电压，低于所述最小操作电压其将不会进行操作来读取及写入数据以及保持资料。

为了解决性能与功率消耗之间的权衡，正越来越多地在电路中提供多个操作电压域 (“电压域”)。提供通过多个电压域的电路路径以将不同操作电压提供到电路的不同组件。提供多个电压域允许较低电压域将功率提供到不需要最小电压电平的组件从而节省功率。具有用于存储器操作功能性的最小操作电压或提供不能牺牲性能的关键路径的组件可由较高电压域供电。提供多个电压域还允许较低电压域按比例缩小以在功率节省模式期间节省功率，或按比例增大以提供增加的性能(即，超性能)，而不影响处于较高电压域中的组件的操作。