[发明专利]提高选择性外延生长的生长速率的方法

说明书

本公开内容的实施方式一般涉及用于在增大的压力及降低的温度下在半导体装置上形成掺杂硅的外延层的方法。在一个实施方式中，该方法包括将设置在处理腔室内的基板加热至约550℃至约800℃的温度，将包含三氯硅烷(TCS)的硅源、磷源及包含卤素的气体引入处理腔室，且在基板上沉积包含磷的含硅外延层，该含硅外延层具有每立方厘米约1x10²¹个原子或以上的磷浓度，其中该含硅外延层在约150托或以上的腔室压力下沉积。

技术领域

本公开内容的实施方式一般涉及半导体制造工艺和装置的领域，且特定而言涉及沉积用于形成半导体装置的含硅薄膜的方法。

背景技术

金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effecttransistor；MOSFET)的尺寸减缩实现集成电路的速度性能、密度及每单元函数成本的持续改良。改良晶体管性能的一个方式是经由向晶体管沟道区域施加应力。应力(例如，应变)使半导体晶格畸变，且该畸变继而影响半导体的带对准及电荷输送特性。通过控制成品装置中的应力量级，制造商可提高载流子迁移率并改良装置性能。

将应力引入晶体管沟道区域内的一个方法是在区域成型期间将碳并入区域中。区域中存在的碳影响半导体晶格并由此诱发应力。然而，外延沉积薄膜的质量随着薄膜内碳浓度的增大而降低。由此，可在薄膜质量变得不可接受之前诱发的拉伸应力量是有限的。

一般而言，高于约1原子百分比的碳浓度严重降低薄膜质量并增大薄膜生长问题发生的可能性。例如，由于高于1原子百分比的碳浓度的存在，因此可发生诸如不合乎需要的多晶或非晶硅生长而非外延生长的薄膜生长问题。因此，可通过经由碳并入而提高薄膜拉伸应力来获得的益处受限于碳浓度为1原子百分比或更小的薄膜。此外，即使是含有小于1原子百分比碳的薄膜仍经受一些薄膜质量问题。

因此，将需要提供可产生不含碳的高拉伸应力外延薄膜的工艺，该薄膜具有优良的选择性生长速率。

发明内容

本公开内容的实施方式一般涉及用于在增大的压力及降低的温度下在半导体装置上形成含磷硅外延层的方法。在一个实施方式中，该方法包括将设置在处理腔室内的基板加热至约550℃至约800℃的温度，将包含三氯硅烷(TCS)的硅源、磷源及包含卤素的气体引入处理腔室，且在基板上沉积包含磷的含硅外延层，该含硅外延层具有约每立方厘米1x10²¹个原子或以上的磷浓度，其中该含硅外延层在约150托或以上的腔室压力下沉积。

在另一实施方式中，该方法包括将设置在处理腔室内的基板热加热至约600℃至约750℃的温度，将气体混合物引入处理腔室，该气体混合物主要由锗源、掺杂剂源及卤素组成，且在基板上沉积含锗外延层，该含锗外延层具有每立方厘米约1x10²¹个原子或以上的掺杂剂浓度，其中该含锗外延层在约300托或以上的腔室压力下沉积。

在又一实施方式中，该方法包括将设置在处理腔室内的基板热加热至约600℃至约750℃的温度，将气体混合物引入处理腔室，该气体混合物主要由锗源、掺杂剂源及卤素组成，且在基板上沉积含锗外延层，该含锗外延层具有每立方厘米约1x10²¹个原子或以上的掺杂剂浓度，其中该含锗外延层在约300托或以上的腔室压力下沉积。

附图说明

可藉通过参考在附图中绘示的本公开内容的说明性实施方式来理解本公开内容的实施方式，所述实施方式在上文简要概述并在下文中更详细地论述。然而，将注意，附图仅图解本公开内容的典型实施方式，因此将不被视作限制本公开内容的范围，因为本公开内容可承认其他同等有效的实施方式。

图1绘示根据本公开内容的实施方式的用于制造集成电路的方法的流程图。

图2绘示曲线图，该图图解根据本公开内容的实施方式的选择性生长速率与TCS添加之间的比例关系。