[发明专利]除法和根计算以及快速结果格式化

说明书

技术领域

所公开的方面涉及处理器中除法和根计算的实施方案。更具体地说，示例性方面涉及(例如)通过在一或多个位的群中从左到右的形成结果而对除法和根计算的结果的加速格式化。

背景技术

计算机系统或处理器可包含用于对数据执行算术和逻辑运算的算术和逻辑单元(arithmetic and logic unit，ALU)。一般来说，ALU可经组配以对整数数据执行例如加法/减法、乘法的运算，以及各种其它逻辑运算、数据移动运算等。一些处理器可包含用于处理对浮点数的浮点运算的专用浮点单元。取决于特定实施方案，浮点单元可驻存于ALU内或作为独立的单元。

例如除法和根计算(例如，平方根)的运算在实施时具有挑战性，这是因为它们可能涉及若干迭代，从而可能涉及长的等待时间。具体地说，在整数的状况下，除法和根计算在每一迭代中涉及代价大的移位运算。为了阐明，通常使用变化数目的前导符号位表示整数，这使得难以知道商的前导位或除法或根计算的结果将在何处。举例来说，表示为32位的整数可能在32位的最高有效位(most significant bit，MSB)或最左位位置中未出现其前导位。实际上，整数值自身可能仅需要少数占用最右或最低有效位置的位(少于32位)且使用符号位填补32位的剩余位。基于整数是正还是负，符号位可以是“0”或“1”。举例来说，由于在除法的状况下，例如整数被除数和整数除数的输入可具有不同和变化数目的前导符号位，因此不可能轻易地确定商的前导位的位置。由于不知道商的前导位的位置，因此常规的整数除法器无法从左到右形成除法的商。因此，在最高有效位(MSB)开始于最右位置的情况下且通过当在每一迭代中形成较低有效位时移位较低有效位而形成商或结果。此涉及每一迭代时的代价大的左移位。

另一方面，对于对经归一化的浮点数的浮点除法和根计算，不所需此每一迭代时的左移位。一般来说，经归一化的二进制浮点数具有(1.mmm…)X 2^e的形式，其中数目“1.mmm…”被称作有效数字且数目“e”是指数。当有效数字的前导位或最高有效位(MSB)是“1”且二进制点在此最高有效位之后时浮点数经归一化。在此表示中，可暗指MSB“1”且可明确地存储出现在二进制点之后的位“mmm…”且其被称作“尾数”。此外，浮点数可具有表示为符号位的符号(正/负)。举例来说，在IEEE 754二进制浮点表示中，经归一化的单精度浮点数将使用32位表示，其中符号位是1位宽，尾数是23位宽，当加上暗指的前导“1”时所述尾数提供24位有效数字，且指数是8位宽。

举例来说，具有经归一化的输入(例如，经归一化的浮点被除数和经归一化的浮点除数)的浮点除法器可以迭代方式(例如，使用算法，例如众所周知的斯威尼，罗伯森，托赫尔(Sweeney,Robertson,Tocher，SRT)算法)执行除法，以从左到右形成商，而不需要在每一迭代中左移位。这是因为基于商的指数(由于除数和被除数两者均呈归一化格式，因此可仅通过从被除数的指数中减去除数的指数而获得指数的商)已知商的二进制点或其前导“1”的部位。然而，由于商可能不是归一化格式，因此可能仍所需归一化移位，以在最终迭代之后使商为归一化格式。

因此，需要避免见于处理器中除法和根计算的常规实施方案中的代价大的移位运算和相关缺点。

发明内容

示例性方面包含涉及被除数除以除数的系统和方法，以及快速结果格式化。确定所述被除数和所述除数的前导符号位的计数。基于其相应的前导符号位的计数归一化所述被除数和所述除数，以相应地获得经归一化的被除数和经归一化的除数。所述除法的商的有效商位的精确数目基于所述经归一化的被除数、所述经归一化的除数和所述被除数和所述除数的前导符号位的所述计数，且用以确定基于此精确数目的所述商的前导位的正确位置。通过将所述前导位放置在所述正确位置处或附近且将较低有效位附加到所述前导位的右侧来产生所述商。因此，在格式化所述结果时避免每一迭代中的左移位和较大的最终移位。所述被除数和除数可以是整数。在一些方面中，商可以是经归一化的浮点数或异常浮点数。此外，类似方面也适用于根计算。